[發明專利]閃速存儲器裝置

有效

• 申請號: 200910007531.2
• 申請日: 2009-02-11
• 公開（公告）號: CN101510440A
• 公開（公告）日: 2009-08-19
• 發明（設計）人: 金泓秀;申花炅;金珉澈
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/08;H01L27/115
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 穆德駿;陸錦華

相關申請的交叉引用

該美國非臨時專利申請根據35U.S.C.§119要求于2008年2月11日 提交的第10-2008-0012298號韓國專利申請的優先權，該申請的全部內 容通過引用合并于此。

技術領域

這里公開的本發明涉及一種閃速存儲器裝置。

背景技術

可根據單元和位線之間的連接狀態將閃速存儲器裝置劃分成NOR 類型和NAND類型。通常，NOR閃速存儲器可能不太適合于高集成水平， 但可適合于一些高速應用。NAND閃速存儲器可消耗比NOR閃速存儲器 少的單元電流，因此，可在期望高集成水平的情況下更有優勢。

NAND閃速存儲器能夠執行基本功能，例如讀取、寫入(或編程)， 或擦除操作。可通過使用Fowler-Nordheim隧穿(tunneling)電流對NAND 閃速存儲器中的單元進行擦除和編程。

發明內容

本發明的實施例可提供閃速存儲器裝置，所述閃速存儲器裝置可 包括存儲單元陣列，所述存儲單元陣列可包括多個存儲塊，其中，所 述存儲塊的每個具有設置在字線和位線的交叉處的存儲單元，所述多 個存儲塊中的存儲塊彼此緊鄰，并且限定存儲塊對。閃速存儲器裝置 還可包括行選擇電路，所述行選擇電路被配置為響應于與存儲地址相 關聯的存儲操作來驅動字線，其中，所述行選擇電路可包括位于每對 存儲塊中所包括的存儲塊之間的相應屏蔽線，并且每個存儲塊對在其 間具有公共源線。

在一些實施例中，行選擇電路包括：解碼器，其通過對應的電壓 來驅動字線；以及，開關單元，連接到對應的存儲塊，所述開關單元 進行切換以將電壓施加到對應的字線，其中，每個屏蔽線被布置在對 應于存儲塊對的開關單元之間。

在其他實施例中，屏蔽線連接到接地電壓。

在其他實施例中，存儲塊對的字線分別延伸到對應的開關單元； 并且，延伸到開關單元的存儲塊的字線被布置成分別對應成對地相互 面對，其中，屏蔽線位于其間。

在其他實施例中，解碼器通過對應的電壓來驅動被選擇的存儲塊 的字線。

在其他實施例中，屏蔽線在與開關單元對應的解碼器之間延伸， 開關單元對應于存儲塊對。

在其他實施例中，未被選擇的存儲塊的每個字線處于浮動狀態。

在其他實施例中，屏蔽線由導電材料形成。

在其他實施例中，屏蔽線由與字線相同的材料形成。

在其他實施例中，屏蔽線由與存儲單元的柵極相同的材料形成。

在其他實施例中，屏蔽線被布置在具有開關單元的半導體襯底上 的裝置隔離層上；存儲塊對的字線延伸到各個對應的開關單元的裝置 隔離層；延伸的存儲塊對的字線分別對應成對地相互面對，其中屏蔽 線位于其間。

在其他實施例中，在制造過程期間，屏蔽線與字線被布置在同一 層上。

在其他實施例中，在制造過程期間，屏蔽線和字線同時形成。

在其他實施例中，在制造過程期間，屏蔽線與公共源線形成在同 一層上。

在其他實施例中，在制造過程期間，屏蔽線與公共源線同時形成。

在本發明的其他實施例中，存儲系統包括：閃速存儲器裝置；和 用于控制閃速存儲器裝置的存儲控制器。

在本發明的其他實施例中，計算系統包括：微處理器；閃速存儲 器裝置；和響應于微處理器的請求來控制閃速存儲器裝置的存儲控制 器。

附圖說明

本說明書包括了附圖以提供對本發明的進一步理解，附圖被合并 到說明書中，并構成說明書的一部分。附圖示出了本發明的示例性實 施例，與描述一起用于解釋本發明的原理。在附圖中：

圖1是根據本發明的實施例的閃速存儲器裝置的框圖；

圖2是示出圖1的存儲單元陣列和行選擇電路的平面圖；

圖3是示出圖2的存儲單元陣列的平面視圖；

圖4是沿圖3中的線A-A’獲得的橫截面視圖；

圖5是示出圖2的區域C的平面視圖；

圖6是沿圖5的線B-B’獲得的橫截面視圖；以及

圖7是示出根據本發明的具有閃速存儲器裝置的計算系統的視圖。

具體實施方式