[發(fā)明專利]用于通過(guò)連接觸點(diǎn)串行發(fā)送數(shù)據(jù)的電路裝置、設(shè)備和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200910007381.5
• 申請(qǐng)日: 2009-02-17
• 公開(kāi)（公告）號(hào): CN101545949A
• 公開(kāi)（公告）日: 2009-09-30
• 發(fā)明（設(shè)計(jì)）人: T·魯本;喬奇姆·里特;G·烏姆巴赫;迪耶特·巴埃徹爾;W·霍恩;J·弗蘭克
• 申請(qǐng)（專利權(quán)）人: 邁克納斯公司
• 主分類號(hào): G01R31/317
• 分類號(hào): G01R31/317
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所
• 代理人: 趙 科

1.一種集成電路裝置(J)，

-具有用于與外部部件和設(shè)備(C)串行地交換數(shù)據(jù)和／或信號(hào)的 連接觸點(diǎn)(S0，SDAT)，以及

-具有控制裝置(JC)和／或串行接口(JD)，用于借助于在這樣 一個(gè)連接觸點(diǎn)(SDAT)處至少在低電壓狀態(tài)(Vl)、中等電壓狀態(tài) (Vm)和高電壓狀態(tài)(Vh)之間被調(diào)制的信號(hào)電壓(v)來(lái)以借助于 時(shí)鐘(T)進(jìn)行時(shí)鐘控制的方式接收數(shù)據(jù)(jd)，

其特征在于，

-所述控制裝置(JC)和／或串行接口(JD)包括開(kāi)關(guān)裝置(Ts， Tw，Rw)，其中所述開(kāi)關(guān)裝置被設(shè)計(jì)和／或控制為使得：通過(guò)所述開(kāi) 關(guān)裝置(Ts，Tw，Rw)在接收到從所述電壓狀態(tài)中一個(gè)電壓狀態(tài)(Vm) 轉(zhuǎn)換為所述電壓狀態(tài)中另一電壓狀態(tài)(Vh)的邊沿(f1)之后將所述 另一電壓狀態(tài)在時(shí)間上經(jīng)過(guò)所述時(shí)鐘(T)的半個(gè)時(shí)鐘周期之前拉到 所述電壓狀態(tài)中與所述另一電壓狀態(tài)(Vh)不同的電壓狀態(tài)(Vl)， 而在發(fā)送模式中經(jīng)由該連接觸點(diǎn)(SDAT)發(fā)送數(shù)據(jù)(jo)。

2.根據(jù)權(quán)利要求1所述的集成電路裝置，其中所述控制裝置(JC) 和／或串行接口(JD)被設(shè)計(jì)和／或控制為使得：通過(guò)所述開(kāi)關(guān)裝置(Ts， Tw，Rw)在接收到從中等電壓狀態(tài)(Vm)轉(zhuǎn)換為更高電壓狀態(tài)(Vh) 或更低電壓狀態(tài)(Vl)的邊沿(f1)之后將電壓狀態(tài)在時(shí)間上經(jīng)過(guò)所 述時(shí)鐘(T)的半個(gè)時(shí)鐘周期之前拉到相對(duì)于中等電壓狀態(tài)(Vm)來(lái) 說(shuō)更低的電壓狀態(tài)(Vl)或更高的電壓狀態(tài)(Vh)中，來(lái)在發(fā)送模式 中通過(guò)該連接觸點(diǎn)(SDAT)發(fā)送數(shù)據(jù)(jo)。

3.根據(jù)權(quán)利要求1所述的集成電路裝置，具有比較器電路(K)， 所述比較器電路被設(shè)計(jì)和／或控制為使得既提取調(diào)制到信號(hào)電壓(v) 上的數(shù)據(jù)(csd)作為所述集成電路裝置的內(nèi)部數(shù)據(jù)(jd)，也提取調(diào) 制到信號(hào)電壓(v)上的時(shí)鐘(T)作為所述集成電路裝置的內(nèi)部時(shí)鐘 (T*)。

4.根據(jù)權(quán)利要求1所述的集成電路裝置，具有電路裝置側(cè)的發(fā)送 控制裝置，所述發(fā)送控制裝置包括計(jì)數(shù)器，所述計(jì)數(shù)器用于使用由所 述設(shè)備(C)發(fā)送的數(shù)據(jù)或電壓狀態(tài)來(lái)對(duì)時(shí)鐘的數(shù)量計(jì)數(shù)，所述發(fā)送 控制裝置還具有用于在所述計(jì)數(shù)器達(dá)到固定的或可預(yù)定的固定計(jì)數(shù) 器值時(shí)向所述設(shè)備(C)發(fā)送所述數(shù)據(jù)(jo)的部件。

5.根據(jù)權(quán)利要求1所述的集成電路裝置，具有用于微弱地將信號(hào) 電壓拉到另一個(gè)相反的電壓狀態(tài)(Vl)的晶體管裝置(Tw，Rw)、 以及用于強(qiáng)烈地將信號(hào)電壓拉到另一個(gè)相反的電壓狀態(tài)(Vl)的晶體 管裝置(Ts)。

6.根據(jù)權(quán)利要求1所述的集成電路裝置，其中對(duì)于測(cè)試工作方式， 所述集成電路裝置被設(shè)計(jì)和／或控制為將與信號(hào)電壓一起施加的時(shí)鐘 (T)作為內(nèi)部時(shí)鐘(T*)施加到所述集成電路裝置的部件。

7.根據(jù)權(quán)利要求6所述的集成電路裝置，具有開(kāi)關(guān)裝置(SW)， 用于啟動(dòng)用于分析信號(hào)電壓(v)的比較器電路(K)，和／或在測(cè)試 工作方式中和／或在開(kāi)發(fā)集成電路裝置時(shí)和／或在開(kāi)發(fā)集成電路裝置的 軟件時(shí)和／或在帶尾編程時(shí)和／或在通過(guò)集成電路裝置實(shí)現(xiàn)的應(yīng)用中查 找故障時(shí)啟動(dòng)測(cè)試接口(TIF)。

8.根據(jù)權(quán)利要求1所述的集成電路裝置，所述集成電路裝置被設(shè) 計(jì)和／或控制為輸出由所述集成電路裝置或與所述集成電路裝置相連 的裝置所提供的數(shù)據(jù)、以及測(cè)量數(shù)據(jù)或傳感器數(shù)據(jù)，作為在發(fā)送模式 中要經(jīng)由連接觸點(diǎn)(SDAT)發(fā)送的數(shù)據(jù)(jo)。