[發(fā)明專利]恒流電路無效
| 申請?zhí)枺?/td> | 200910006409.3 | 申請日: | 2009-02-12 |
| 公開(公告)號: | CN101510107A | 公開(公告)日: | 2009-08-19 |
| 發(fā)明(設計)人: | 見谷真;宇都宮文靖 | 申請(專利權)人: | 精工電子有限公司 |
| 主分類號: | G05F3/30 | 分類號: | G05F3/30 |
| 代理公司: | 北京三友知識產權代理有限公司 | 代理人: | 黃綸偉 |
| 地址: | 日本*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 流電 | ||
技術領域
本發(fā)明涉及流過恒定電流的恒流電路。
背景技術
當前,有的半導體器件安裝有流過恒定電流的恒流電路。
對現有的恒流電路進行說明。圖3是表示現有的恒流電路的圖。
PMOS晶體管P1的K值(驅動能力)大于PMOS晶體管P2的K值,或者,NMOS晶體管N2的K值大于NMOS晶體管N1的K值。在電阻R1上產生NMOS晶體管N1與NMOS晶體管N2的柵-源間電壓差,在電阻R1上流過的電流成為恒定電流(例如,參照專利文獻1)。
對現有的低電流消耗的恒流電路進行說明。圖4是表示現有的低電流消耗的恒流電路的圖。
PMOS晶體管P1的K值大于PMOS晶體管P2的K值,或者,NMOS晶體管N2的K值大于NMOS晶體管N1的K值。通過在NMOS晶體管N1的柵極與漏極之間設置電阻R2,NMOS晶體管N2的柵電壓變低,NMOS晶體管N2在亞閾值區(qū)域工作,因此恒流電路的電流消耗減小。在電阻R1上產生從NMOS晶體管N1與NMOS晶體管N2的柵-源間電壓差減去在電阻R2上產生的電壓后的電壓,流過電阻R1的電流成為恒定電流(例如,參照專利文獻2)。
【專利文獻1】日本特許第2803291號公報(圖1)
【專利文獻2】日本特開平6-152272號公報(圖1)
但是,在NMOS晶體管N1~N2中,由于半導體器件的制造工藝,柵氧化膜厚度存在偏差,從而K值產生偏差。由此,NMOS晶體管N1與NMOS晶體管N2的柵-源間電壓差也存在偏差。于是,在電阻R1上產生的電壓有偏差,恒流電路的恒定電流也產生偏差。即,由于半導體器件的制造偏差,恒流電路的恒定電流產生偏差。
此外,由于MOS晶體管中的載流子的遷移率具有溫度系數,因此,當溫度變高時K值變低,當溫度變低時K值變高,當溫度變化時K值發(fā)生變化。從而,NMOS晶體管N1與NMOS晶體管N2的柵-源間電壓差也發(fā)生變化。于是,在電阻R1上產生的電壓會變化,恒流電路的恒定電流也發(fā)生變化。即,隨溫度變化,恒流電路的恒定電流發(fā)生變化。
從而,要謀求一種恒流電路,其對于半導體器件的制造偏差或溫度變化能夠流過穩(wěn)定的恒定電流。
發(fā)明內容
本發(fā)明是鑒于上述課題而完成的,提供一種能夠流過穩(wěn)定的恒定電流的恒流電路。
為解決上述課題,本發(fā)明提供一種流過恒定電流的恒流電路,其特征在于,該恒流電路具有:第二PMOS晶體管;第一PMOS晶體管,其基于上述第二PMOS晶體管的漏電流而流過漏電流;第一NMOS晶體管,在其柵極上施加基于上述第一PMOS晶體管的漏極電壓的電壓,該第一NMOS晶體管流過與上述第一PMOS晶體管的漏電流相等的漏電流;第二NMOS晶體管,在其柵極上施加基于上述第一NMOS晶體管的柵電壓的電壓,該第二NMOS晶體管流過與上述第二PMOS晶體管的漏電流相等的漏電流,具有比上述第一NMOS晶體管更低的閾值電壓;第一電阻,其設置在上述第二NMOS晶體管的源極與接地端子之間,產生基于上述第一NMOS晶體管與上述第二NMOS晶體管的閾值電壓差的電壓,流過上述恒定電流。
在本發(fā)明中,即使因半導體器件的制造偏差而使第一和第二NMOS晶體管的K值發(fā)生偏差,也由于在第一電阻上產生的電壓始終成為第一NMOS晶體管與第二NMOS晶體管的閾值電壓差,在第一電阻上產生的電壓變得幾乎沒有偏差,因而恒流電路的恒定電流也幾乎沒有偏差。
此外,即使由于溫度變化而使第一和第二NMOS晶體管的K值發(fā)生變化,也由于在第一電阻上產生的電壓始終成為第一NMOS晶體管與第二NMOS晶體管的閾值電壓差,在第一電阻上產生的電壓幾乎沒有變化,因而恒流電路的恒定電流也幾乎沒有變化。
從而,恒流電路對于半導體器件的制造偏差或溫度變化,能夠流過穩(wěn)定的恒定電流。
附圖說明
圖1是表示本發(fā)明的恒流電路的圖。
圖2是表示第二實施方式的恒流電路的圖。
圖3是表示現有的恒流電路的圖。
圖4是表示現有的恒流電路的圖。
具體實施方式
以下,參考附圖,對本發(fā)明的實施方式進行說明。
(第一實施方式)
首先,對恒流電路的結構進行說明。圖1是表示恒流電路的圖。
恒流電路具有:啟動電路10;PMOS晶體管P1~P2;NMOS晶體管N1;NMOS晶體管LN2;以及電阻R1。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于精工電子有限公司,未經精工電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910006409.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:用于制作爐襯的組合物及制作爐襯的方法
- 下一篇:氣動壓力低壓報警裝置





