[發(fā)明專利]測試電路及其增加芯片電路掃描覆蓋率的方法

有效

• 申請?zhí)枺?/td>: 200910005984.1
• 申請日: 2009-01-22
• 公開（公告）號(hào): CN101788645A
• 公開（公告）日: 2010-07-28
• 發(fā)明（設(shè)計(jì)）人: 張志唅
• 申請（專利權(quán)）人: 揚(yáng)智科技股份有限公司
• 主分類號(hào): G01R31/3185
• 分類號(hào): G01R31/3185
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 任默聞

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于集成電路的掃描，特別是有關(guān)于電路的掃描覆蓋率。

背景技術(shù)

于芯片生產(chǎn)時(shí)，為了維持最終產(chǎn)出的芯片的質(zhì)量，避免生產(chǎn)過程中的瑕 疵所導(dǎo)致的壞片流入終端客戶手中，必須于生產(chǎn)結(jié)束時(shí)對產(chǎn)出的芯片進(jìn)行測 試，以篩選壞片。進(jìn)行測試時(shí)，是以自動(dòng)測試向量(automatic?test?pattern)輸入 至芯片，以對芯片進(jìn)行掃描，從而測試芯片是否動(dòng)作正確無誤。因此，必須 事先安插掃描電路至芯片，以供輸入自動(dòng)測試向量至芯片進(jìn)行掃描。

掃描電路可對芯片內(nèi)的多個(gè)節(jié)點(diǎn)進(jìn)行掃描。此外，掃描電路一般由計(jì)算 機(jī)程序自動(dòng)安插至芯片的網(wǎng)表(netlist)檔。當(dāng)掃描電路安插至芯片后，并不一 定能完全的對芯片的所有節(jié)點(diǎn)均進(jìn)行掃描。芯片中未能掃描到的節(jié)點(diǎn)稱之為 未覆蓋點(diǎn)。芯片中的未覆蓋點(diǎn)愈多，表示芯片中無法確認(rèn)生產(chǎn)瑕疵的節(jié)點(diǎn)愈 多，因而掃描愈不完全。未覆蓋點(diǎn)的數(shù)目與芯片所有節(jié)點(diǎn)的數(shù)目的比率稱之 為未覆蓋率。因此，通常必須確保未覆蓋率低于一界限值，或是覆蓋率高于 一界限值，例如9x％，以保證大多數(shù)的芯片節(jié)點(diǎn)都可被掃描到。

當(dāng)覆蓋率低于界限值時(shí)，有必要采取方法來提升芯片的覆蓋率。現(xiàn)有技 術(shù)采用插入觀察點(diǎn)法，以提高掃描過程的覆蓋率。圖1A顯示插入觀察點(diǎn)法所 運(yùn)用的觀察電路100。觀察電路100包括多個(gè)控制寄存器(control? register)112～116、輸出寄存器106、以及多路選擇器(multiplexer)104。假設(shè)一 芯片網(wǎng)表經(jīng)模擬分析存在多個(gè)未覆蓋點(diǎn)。為了增加電路的掃描覆蓋率，增加 觀察電路100以提高對于未覆蓋點(diǎn)P1～P8的覆蓋率(這里P1～P8可以指部分 未覆蓋點(diǎn)，也可以指全部未覆蓋點(diǎn))。

控制寄存器112、114、116具有兩數(shù)據(jù)輸入端D、SI及一數(shù)據(jù)輸出端D。 控制寄存器112、114、116的功能等效于圖1B所示，多路選擇器(multiplexer)152 加一D型正反器(D?flip-flop)154。D型正反器154依據(jù)頻率信號(hào)CLK的觸發(fā) 以輸入值D更新其內(nèi)儲(chǔ)存值后輸出于輸出端Q。多路選擇器152依據(jù)掃描激 活信號(hào)SE選取數(shù)據(jù)輸入D與自動(dòng)測試向量SI其中之一作為D型正反器154 的輸入值D。因此，圖lA中的相串接的控制寄存器112、114、116可于掃描 過程中儲(chǔ)存自動(dòng)測試向量SI的連續(xù)三個(gè)位值，并輸出至多路選擇器104。

多路選擇器104的輸入端分別耦接至未覆蓋點(diǎn)P1～P8，并依據(jù)控制寄存器 112、114、116的輸出值選取未覆蓋節(jié)點(diǎn)P1～P8于掃描過程中的邏輯值以輸出 至輸出寄存器106。輸出寄存器106則儲(chǔ)存多路選擇器104的輸出值并輸出為 信號(hào)SO。如此則觀察電路100可檢測未覆蓋點(diǎn)P1～P8于掃描過程中的信號(hào)值， 以核對是否在這些測試點(diǎn)上存在制造缺陷，從而增加芯片的掃描覆蓋率。

然而，當(dāng)芯片邏輯電路包含龐大數(shù)量的未覆蓋點(diǎn)(例如10000個(gè))時(shí)，為了 有效提高測試覆蓋率，需要增加大量的測試電路，而導(dǎo)致芯片面積增大，從 而增加芯片成本。同時(shí)需要相當(dāng)數(shù)量額外的測試向量來覆蓋這些未覆蓋的點(diǎn) 及新增的測試電路，導(dǎo)致測試成本的增加。因此，需要一種方法，能有效增 加受測電路覆蓋率，但同時(shí)并不會(huì)顯著增加芯片面積，同時(shí)降低對測試向量 數(shù)量的需求，進(jìn)而減少測試成本。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的目的在于提供一種增加芯片中受測試電路節(jié)點(diǎn)的覆 蓋率的方法，以解決現(xiàn)有技術(shù)存在的問題。首先，通過模擬得到該芯片的詳 細(xì)覆蓋率分布報(bào)告。當(dāng)該覆蓋率低于一界限值時(shí)，依據(jù)該覆蓋率報(bào)告決定測 試電路的插入點(diǎn)位置，每一測試電路將原始電路分割成位于該插入點(diǎn)之前的 第一電路以及位于該插入點(diǎn)之后的第二電路。在插入測試電路后，重新對該 芯片進(jìn)行模擬得到新的覆蓋率報(bào)告。