[發(fā)明專利]快閃儲(chǔ)存裝置及其測(cè)試方法與測(cè)試系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 200910002939.0
• 申請(qǐng)日: 2009-01-05
• 公開（公告）號(hào): CN101770814A
• 公開（公告）日: 2010-07-07
• 發(fā)明（設(shè)計(jì)）人: 陳本慧;葉志剛
• 申請(qǐng)（專利權(quán)）人: 群聯(lián)電子股份有限公司
• 主分類號(hào): G11C29/56
• 分類號(hào): G11C29/56
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 陳亮

1.一種快閃儲(chǔ)存裝置的測(cè)試方法，其中該快閃儲(chǔ)存裝置包括至少一測(cè)試針腳、多個(gè)周邊針腳、一控制器與一閃存模組，其中，該測(cè)試針腳電性連接至該控制器的一測(cè)試接點(diǎn)，該些周邊針腳與該控制器的多個(gè)第一控制接點(diǎn)分別具有一連接關(guān)系，且該控制器的多個(gè)第二控制接點(diǎn)與該閃存模組的多個(gè)模組接點(diǎn)分別具有另一連接關(guān)系，而該測(cè)試方法包括：

在該控制器中，透過該測(cè)試接點(diǎn)接收到由該測(cè)試針腳所傳送的一第一致能信號(hào)；

依據(jù)該第一致能信號(hào)，控制該些第一控制接點(diǎn)分別輸出多個(gè)測(cè)試信號(hào)至該些周邊針腳，以借由該些周邊針腳所接收的信號(hào)狀況驗(yàn)證該些第一控制接點(diǎn)與該些周邊針腳之間的連接關(guān)系是否正確；

當(dāng)該些第一控制接點(diǎn)與該些周邊針腳之間的連接關(guān)系無誤時(shí)，在該控制器中，透過該測(cè)試接點(diǎn)接收到由該測(cè)試針腳所傳送的一第二致能信號(hào)；以及依據(jù)該第二致能信號(hào)，透過該些第二控制接點(diǎn)接收該閃存模組的輸出，之后再透過該些第一控制接點(diǎn)至少其中之一傳送該閃存模組的輸出至對(duì)應(yīng)的周邊針腳，以借由該閃存模組的輸出來驗(yàn)證該些第二控制接點(diǎn)與該些模組接點(diǎn)之間的連接關(guān)系是否正確。

2.如權(quán)利要求1所述的測(cè)試方法，其特征在于，該第一致能信號(hào)為一邏輯低電位信號(hào)、一邏輯高電位信號(hào)以及一時(shí)脈信號(hào)其中之一。

3.如權(quán)利要求2所述的測(cè)試方法，其特征在于，依據(jù)該第一致能信號(hào)，控制該些第一控制接點(diǎn)分別輸出該些測(cè)試信號(hào)至該些周邊針腳的步驟，包括：

當(dāng)該第一致能信號(hào)為該邏輯低電位信號(hào)與該邏輯高電位信號(hào)其中之一時(shí)，控制該些第一控制接點(diǎn)分別輸出多個(gè)第一測(cè)試信號(hào)至該些周邊針腳；以及當(dāng)該第一致能信號(hào)為該邏輯低電位信號(hào)與該邏輯高電位信號(hào)其中之另一時(shí)，控制該些第一控制接點(diǎn)分別輸出多個(gè)第二測(cè)試信號(hào)至該些周邊針腳，其中該些第二測(cè)試信號(hào)為該些第一測(cè)試信號(hào)的反向。

4.如權(quán)利要求2所述的測(cè)試方法，其特征在于，依據(jù)該第一致能信號(hào)，控制該些第一控制接點(diǎn)分別輸出該些測(cè)試信號(hào)至該些周邊針腳的步驟，包括：?

當(dāng)接收該第一致能信號(hào)時(shí)，依序?qū)⒃撔┑谝豢刂平狱c(diǎn)其中之一設(shè)定為輸出一邏輯高電位信號(hào)與一邏輯低電位信號(hào)其中之一，而將其余第一控制接點(diǎn)分別設(shè)定為輸出該邏輯高電位信號(hào)與該邏輯低電位信號(hào)其中之另一。

5.如權(quán)利要求1所述的測(cè)試方法，其特征在于，該第二致能信號(hào)為一讀取識(shí)別碼指令，而該閃存模組的輸出為一識(shí)別碼。

6.如權(quán)利要求1所述的測(cè)試方法，其特征在于，更包括：

禁能該測(cè)試針腳。

7.一種快閃儲(chǔ)存裝置的測(cè)試方法，適用于一測(cè)試系統(tǒng)，該測(cè)試系統(tǒng)包括一測(cè)試裝置與該快閃儲(chǔ)存裝置，其中該快閃儲(chǔ)存裝置包括至少一測(cè)試針腳、多個(gè)周邊針腳、一控制器與一閃存模組，其中，該些周邊針腳電性連接至該測(cè)試裝置，該測(cè)試針腳電性連接至該控制器的一測(cè)試接點(diǎn)，該些周邊針腳與該控制器的多個(gè)第一控制接點(diǎn)分別具有一連接關(guān)系，且該控制器的多個(gè)第二控制接點(diǎn)與該閃存模組的多個(gè)模組接點(diǎn)分別具有另一連接關(guān)系，而該測(cè)試方法包括：

由該測(cè)試裝置透過該測(cè)試針腳傳送一第一致能信號(hào)至該測(cè)試接點(diǎn)；

在該控制器中，依據(jù)該第一致能信號(hào)，控制該些第一控制接點(diǎn)分別輸出多個(gè)測(cè)試信號(hào)至該些周邊針腳；

在該測(cè)試裝置中，借由接收該些周邊針腳所接收的信號(hào)狀況確認(rèn)該些第一控制接點(diǎn)與該些周邊針腳之間的連接關(guān)系是否正確；

當(dāng)該測(cè)試裝置驗(yàn)證該些第一控制接點(diǎn)與該些周邊針腳之間的連接關(guān)系無誤時(shí)，透過該測(cè)試針腳傳送一第二致能信號(hào)至該測(cè)試接點(diǎn)；以及

在該控制器中，依據(jù)該第二致能信號(hào)，透過該些第二控制接點(diǎn)接收該閃存模組的輸出，之后再透過該些第一控制接點(diǎn)至少其中之一傳送該閃存模組的輸出至對(duì)應(yīng)的周邊針腳，以借由該閃存模組的輸出來驗(yàn)證該些第二控制接點(diǎn)與該些模組接點(diǎn)之間的連接關(guān)系是否正確。

8.如權(quán)利要求7所述的測(cè)試方法，其特征在于，該第一致能信號(hào)為一邏輯低電位信號(hào)、一邏輯高電位信號(hào)以及一時(shí)脈信號(hào)其中之一。