[發明專利]半導體裝置及其制造方法

有效

• 申請號: 200880129496.5
• 申請日: 2008-06-17
• 公開（公告）號: CN102047411A
• 公開（公告）日: 2011-05-04
• 發明（設計）人: 尾崎史朗;中田義弘;小林靖志;美濃浦優一
• 申請（專利權）人: 富士通株式會社
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/316;H01L23/522
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 菅興成;吳小瑛

技術領域

本發明涉及一種半導體裝置及其制造方法，特別是涉及一種具備銅布線的半導體裝置及其制造方法。

背景技術

伴隨著半導體裝置的微細化和高性能化的要求，在近年的半導體裝置的布線層的形成中，采用所謂鑲嵌法的工藝，即在層間絕緣膜上形成溝圖案、孔圖案后，在該溝和孔里嵌入布線材料。作為布線材料，使用銅(Cu)作為具有更低電阻的材料來取代以往的鋁。

銅是容易擴散在作為層間絕緣膜的主要材料的氧化硅膜中的金屬材料。如果銅在層間絕緣膜中擴散，則有引起布線短路或布線不良等之慮。為此，使用銅作為布線材料的情況下，在溝和孔的內壁設置用以防止銅擴散的阻擋層，防止銅在層間絕緣膜中擴散。以往，作為阻擋層材料，使用鈦(Ti)、鉭(Ta)等的阻擋金屬材料。

專利文獻1：日本特開平09-252095號公報

發明內容

發明要解決的課題

但是，歷來被用作阻擋層材料的鈦和鉭，由于其耐氧化性低，有時會因后段工藝(back-end?process)的加熱和操作時的發熱而致使被氧化。一旦阻擋層被氧化，布線電阻上升從而布線延遲增大等，有引起成品率、可靠性降低之慮。為此，希望開發出抑制阻擋層氧化的工藝技術和耐氧化性高的阻擋層材料。還有，對于銅布線用的阻擋層，能夠在可適用于后段工藝的低溫下形成也是重要的。

本發明的目的在于，提供在具有銅布線的半導體裝置中，能夠在低溫下形成對銅的阻擋性和耐氧化性優異的阻擋層的半導體裝置的制造方法，以及由所述方法形成的高性能半導體裝置。

解決課題的方法

基于本發明的一實施方式，提供一種半導體制造方法，其具有：在基板上形成由硅化合物類絕緣材料構成的絕緣膜的工序；在上述絕緣膜上形成開口部的工序；通過在含有烴類氣體的環境中，向形成有上述開口部的上述絕緣膜照射活性能量線，由此至少在上述開口部的內面形成由結晶性SiC構成的阻擋層的工序；以及，在形成有上述阻擋層的上述絕緣膜的上述開口部內，形成由銅構成的布線結構體的工序。

還有，基于本發明的另一實施方式，提供一種半導體裝置，其具有：具有開口部的絕緣膜；由形成于上述絕緣膜的上述開口部內面的結晶性SiC所構成的阻擋層；以及，由嵌入在形成有上述阻擋層的上述開口部內的銅構成的布線結構體。

發明的效果

根據公開的半導體裝置及其制造方法，因為用于防止銅從布線結構體擴散的阻擋層是由結晶性SiC來構成的，因此，在確保對銅擴散的阻擋性的同時，還能夠提高阻擋層的耐氧化性。由此，能夠提高布線結構體的可靠性，能夠制造出高性能的半導體裝置。

還有，因為由結晶性的SiC構成的阻擋層，是通過在烴類氣體環境中照射活性能量線而形成的，所以能夠使此時的加熱溫度調節為50～250℃即可實現低溫化，因而能夠適用于難以進行400℃以上的熱處理的半導體裝置的后段工藝中。

附圖說明

圖1是表示基于本發明的一個實施方式的半導體裝置結構的概略截面圖。

圖2是表示基于本發明的一個實施方式的半導體裝置制造方法的工序截面圖(其1)

圖3是表示基于本發明的一個實施方式的半導體裝置制造方法的工序截面圖(其2)

圖4是表示基于本發明的一個實施方式的半導體裝置制造方法的工序截面圖(其3)

圖5是表示基于本發明的一個實施方式的半導體裝置制造方法的工序截面圖(其4)

圖6是表示基于本發明的一個實施方式的半導體裝置制造方法的工序截面圖(其5)

圖7是表示基于本發明的一個實施方式的半導體裝置制造方法的工序截面圖(其6)

圖8是表示基于本發明的一個實施方式的半導體裝置制造方法的工序截面圖(其7)

圖9是表示基于本發明的一個實施方式的半導體裝置制造方法的工序截面圖(其8)

附圖標記的說明

10??硅基板

12??元件分離膜

14??元件區域

16??柵極絕緣膜

18??柵電極

20、22??源極/漏極區域

24??MIS晶體管

26、40、56、60??層間絕緣膜

28??阻止膜

30??接觸孔

32??粘合層

34??鎢膜

36、78??接觸插塞

38、42、54、58、62、82??絕緣膜

44、64、70??光致抗蝕膜

46、66、72??開口部

48、74??布線溝

50、76??阻擋層