[發明專利]總線存取請求的選擇性排除有效
| 申請號: | 200880123579.3 | 申請日: | 2008-11-19 |
| 公開(公告)號: | CN101911032A | 公開(公告)日: | 2010-12-08 |
| 發明(設計)人: | 盧奇安·科德雷斯庫;阿賈伊·A·英格爾;克里斯托弗·E·科布;埃里克·J·普隆德克 | 申請(專利權)人: | 高通股份有限公司 |
| 主分類號: | G06F13/16 | 分類號: | G06F13/16;G06F12/08 |
| 代理公司: | 北京律盟知識產權代理有限責任公司 11287 | 代理人: | 劉國偉 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 總線 存取 請求 選擇性 排除 | ||
技術領域
本發明大體上涉及處置總線存取請求。
背景技術
技術的進步已產生更小且功能更強大的個人計算裝置。舉例來說,當前存在多種便攜式個人計算裝置,包含無線計算裝置,例如較小、重量輕且易于由用戶攜帶的便攜式無線電話、個人數字助理(PDA)和尋呼裝置。更明確地說,例如蜂窩式電話和IP電話等便攜式無線電話可經由無線網絡傳送語音和數據包。此外,許多此類無線電話包含并入在其中的其它類型的裝置。舉例來說,無線電話還可包含數字靜態相機、數字攝像機、數字記錄器和音頻文件播放器。并且,此類無線電話可處理可用于訪問因特網的可執行指令,包含軟件應用程序,例如網絡瀏覽器應用程序。如此,這些無線電話可包含顯著的計算能力。
可通過減少存儲器存取引起的延遲而改進電子裝置的性能。通常,存儲器位于芯片外且可由處理器經由總線存取,其可在從存儲器檢索所請求的數據或指令時致使處理器停止。為了減少此類延遲,電子裝置常具有一個或一個以上高速緩沖存儲器,其提供對高速緩沖存儲器處存儲的數據或指令的較快處理器存取。處理器可預期對來自存儲器的所檢索的數據或指令的請求而產生“預取”請求以從存儲器檢索數據或指令并將數據或指令存儲在高速緩沖存儲器處。預取請求可從軟件命令產生或可由硬件自動產生。
盡管預取請求可通過增加當請求時數據或指令將被高速緩存的可能性來減少處理延遲,但每一預取請求和存儲器存取消耗系統資源。明確地說,消耗用以將預取請求傳輸到存儲器并用以傳回所請求的數據或指令的總線資源。當多個過程共享總線資源時,經由總線對存儲器的存取可能歸因于其它過程產生的預取請求而對于一個或一個以上過程削弱。
發明內容
在一特定實施例中,揭示一種方法,其包含確定處理器的邏輯電路處的總線單元存取設置。所述方法還包含基于所述總線單元存取設置選擇性地排除總線單元存取請求。舉例來說,總線存取請求可通過被攔截和放棄、阻止、否定或另外不對其動作來排除。
在另一特定實施例中,揭示一種處理器。所述處理器包含執行單元,其經配置以處理用以檢索數據的指令。所述處理器包含總線單元,其經配置以處理存取存儲器的請求。總線單元包含緩沖器,其用以存儲未經處理的請求。所述處理器進一步包含邏輯電路,其經配置以響應于與指令相關聯的優先權設置且進一步響應于緩沖器的狀態而選擇性地防止從存儲器檢索數據。
在另一特定實施例中,揭示一種系統。所述系統包含用于確定與多線程處理器處的特定線程相關聯的優先權設置的裝置。所述系統包含用于產生對對應于所述特定線程的數據或指令的請求的裝置。所述系統還包含用于測量系統容量的裝置。所述系統進一步包含邏輯電路,其經配置以響應于優先權設置且進一步響應于系統容量而選擇性地排除對數據或指令的請求。
所揭示的實施例提供的特定優點是改進的裝置性能,其中可基于可用系統資源否定對較低優先權線程的總線存取請求以便改進對較高優先權線程的存取。
在審閱整個申請案之后將明白本發明的其它方面、優點和特征,申請案包含以下部分:附圖說明、具體實施方式和權利要求。
附圖說明
圖1是系統的一實施例的框圖;
圖2是處理系統的一實施例的框圖;
圖3是可在系統中使用的存儲器資源的一實施例的框圖;
圖4是選擇性排除的方法的一實施例的流程圖;
圖5是處置總線存取請求的方法的一實施例的流程圖;以及
圖6是包含用以選擇性地排除總線存取請求的邏輯的說明性通信裝置的框圖。
具體實施方式
參看圖1,一系統經描繪且一般標示為100。系統100包含存儲器101,其經由總線103耦合到處理器102。處理器102包含指令高速緩沖存儲器104、數據高速緩沖存儲器106,和包含選擇性請求排除的總線單元存取邏輯電路108。包含選擇性請求排除的總線單元存取邏輯電路108經耦合以經由指令高速緩沖存儲器104和數據高速緩沖存儲器106接收總線存取請求,并將總線存取請求選擇性地提供到總線單元110。包含選擇性請求排除的總線單元存取邏輯電路108進一步耦合到包含總線單元存取請求設置116的控制寄存器112。
處理器102包含具有獲取級118和執行級120的管線。獲取級118經耦合以從指令高速緩沖存儲器104接收程序指令并將指令提供到執行級120。執行級120經配置以執行從獲取級118接收的指令,例如指令加載命令122或數據加載命令124。在特定實施例中,執行級120經配置以處理例如軟件數據預取命令134和軟件指令預取命令135等指令。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于高通股份有限公司,未經高通股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200880123579.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:光學頭、光盤裝置及信息處理裝置
- 下一篇:光學片





