[發明專利]用于輸入/輸出緩沖器的動態阻抗控制

有效

• 申請號: 200880102264.0
• 申請日: 2008-06-06
• 公開（公告）號: CN101779373A
• 公開（公告）日: 2010-07-14
• 發明（設計）人: B·米勒
• 申請（專利權）人: 莫塞德技術公司
• 主分類號: H03H7/38
• 分類號: H03H7/38;G11C11/407;G11C7/10;G11C7/12;H03K19/0175
• 代理公司: 北京泛華偉業知識產權代理有限公司 11280
• 代理人: 王勇

相關申請?

本申請要求2007年6月8日提交的美國臨時申請60/942798的權益，并在此通過引用全部包含進來。?

技術領域

本發明涉及用于輸入/輸出緩沖器的阻抗控制。?

背景技術

同步動態隨機存取存儲器(SDRAM)存儲器控制器用在個人計算機中并且廣泛用在多種電子產品中，通常微處理器和SDRAM被嵌入產品中來限定產品的控制特性和用戶接口。SDRAM存儲器控制器允許微處理器在運行程序時有效存取高速SDRAM。?

隨著芯片制造商持續減小硅工藝部件的尺寸，驅動硅工藝趨向越來越好的電氣和電子性能，每一次更新換代后時鐘和數據速率通常翻倍，這使得嚴重的信號完整性問題出現在系統應用中的芯片之間的物理接口中。在更高的時鐘速率下，主要由于存儲器控制器芯片和SDRAM芯片之間的互連中的傳輸線效應，信號完整性被破壞。?

傳輸線效應，包括反射、衰減、串擾和接地反彈，所有這些都會在芯片之間的互連中削弱信號質量。芯片至芯片之間的互連中的反射如果沒有被正確地管理，就能夠徹底破壞任一高速系統中的信號完整性。?

所有的傳輸線具有通過導體的幾何構形和圍繞導體的絕緣介質的介電常數所限定的特征阻抗和特征信號速度。傳輸線上來回傳播的信號反射如果沒有被控制就能夠將信號質量削弱到不存在的地步。然而，如果驅動傳輸線一端的電路的源阻抗和該傳輸線的另一端處的電路的端接阻抗匹配該傳輸線的特征阻抗，則傳輸線中不產生信號反射。當使用半導體電路，典型地CMOS(互補金屬氧化物半導體)晶體管，將芯片外信號驅動到印刷電路板(PCB)?跡線上以便被該印刷電路板上的其他芯片上的半導體電路所接收時，如果跡線的接收端沒有端接緊密匹配該傳輸線阻抗的一些阻抗，則經常會產生顯著的信號反射。?

之前，使用具有低于PCB跡線的特征阻抗的輸出阻抗的I/O(輸入/輸出)緩沖器驅動高速信號。使用具有與該跡線的特征阻抗相匹配的電阻值的固定的電阻器端接該PCB跡線。在一些應用中，固定的電阻器還和驅動緩沖器串行布置來改進信號完整性。DDR(雙數據率)SDRAM的出現驅動半導體工業來找到將源和端接阻抗內部化以便布置匹配這些新存儲器系統中PCB跡線的阻抗所需的固定的外部電阻器。該動機總是來降低成本并且減小功耗。已經很清楚的證明了當存在匹配的端接阻抗時在DDR存儲器系統中可以獲得良好的信號完整性。只要端接吸收了傳播到線路的端部的信號，就不會發生反射。在這些系統中，驅動該線路的電路的源阻抗被有意地做得低于PCB跡線的特征阻抗，以產生更大的信號擺幅用于更好的抗擾度。?

CMOSI/O電路可以被設計來在特定條件下很好地匹配傳輸線阻抗，而在對于該電路所期望的整個工藝、電壓和溫度(PVT)范圍上展示出大的阻抗變化，通常超過2∶1。為了阻遏PVT變化，電路設計者已經建立起一些針對芯片外驅動(OCD)和片內端接(ODT)的適應能力。?

用于可編程輸出阻抗的多個解決方案在今天特別用在高速收發器邏輯(HSTL)和DDR應用中。在許多情況中，存在少到兩個用于輸出阻抗控制的驅動設置。在許多情況中，輸出阻抗并不根據阻抗基準值來動態設置。?

發明內容

根據一個寬的方面，本發明提供一種組合的驅動和端接電路，包括：可變阻抗上拉網絡；可變阻抗下拉網絡；用于設置該上拉網絡的配置的至少一個控制輸入；用于設置該下拉網絡的配置的至少一個控制輸入；該設備具有操作的端接模式，在該端接模式中該可變阻抗上拉網絡被配置成具有上拉網絡端接阻抗并且可變阻抗下拉網絡被配置成具有下拉網絡端接阻抗，該上拉網絡和下拉網絡組合用作分裂端接；該設備具有操作的驅動模式，其中：為了驅動高輸出，該上拉網絡被配置為在接通時產生特定阻抗；為了驅動低輸出，下拉網絡被配置為在接通時產生特定阻抗。?

在一些實施例中，設備包括：核心邏輯；多個I/O(輸入/輸出)，每一個具有相應的I/O焊盤；對于每一個I/O的如上概述的相應組合的驅動和端?接電路；該組合的驅動和端接電路用來從核心邏輯產生輸出并且用來端接用于該核心邏輯的外部輸入。?

在一些實施例中，當在驅動和端接模式之間轉換時，上拉和下拉網絡在兩個阻抗設置之間動態切換。?

在一些實施例中，該設備還包括：對于每個I/O的，包括AND-OR-AND(與或與)邏輯的預驅動器邏輯，其接收用來指示驅動高的第一輸入、用來指示驅動低的第二輸入、和用來指示端接的第三輸入，并且相應地在兩個阻抗設置之間切換。?