[發明專利]用于輸入/輸出緩沖器的動態阻抗控制

有效

• 申請號: 200880102264.0
• 申請日: 2008-06-06
• 公開（公告）號: CN101779373A
• 公開（公告）日: 2010-07-14
• 發明（設計）人: B·米勒
• 申請（專利權）人: 莫塞德技術公司
• 主分類號: H03H7/38
• 分類號: H03H7/38;G11C11/407;G11C7/10;G11C7/12;H03K19/0175
• 代理公司: 北京泛華偉業知識產權代理有限公司 11280
• 代理人: 王勇

1.一種提供組合的驅動和端接的設備，包括：

第一組合的驅動和端接電路，配置為在第一電源電壓下工作，該第一 組合的驅動和端接電路包括：

可變阻抗上拉網絡；

可變阻抗下拉網絡；

用于設置該上拉網絡的配置的至少一個控制輸入；

用于設置該下拉網絡的配置的至少一個控制輸入；

用在執行校準中的該組合的驅動和端接電路的至少一部分的復制品；

控制以以下四個步驟執行校準的控制器：

1)當數據輸出為邏輯高時,用于驅動模式的上拉網絡校準；

2)當數據輸出為邏輯低時,用于驅動模式的下拉網絡校準；

3)用于端接模式的上拉網絡校準；和

4)用于端接模式的下拉網絡校準；

該設備具有端接模式的操作，在該端接模式的操作中該可變阻抗上拉 網絡被配置成具有上拉網絡端接阻抗并且可變阻抗下拉網絡被配置成具 有下拉網絡端接阻抗，該上拉網絡和該下拉網絡組合用作分裂端接；

該設備具有驅動模式的操作，其中：

為了驅動高輸出，該上拉網絡被配置為在接通時產生特定阻抗；

為了驅動低輸出，該下拉網絡被配置為在接通時產生特定阻抗；

其中每個上拉網絡和下拉網絡具有多個晶體管，晶體管的尺寸適宜提 供相同的阻抗，以及

其中，通過逐漸改變接通的晶體管的數目，使每個上拉網絡和下拉網 絡被配置成具有期望的阻抗。

2.根據權利要求1所述的設備，其中使用一個或多個溫度計碼配置上 拉網絡的阻抗和下拉網絡的阻抗。

3.根據權利要求2所述的設備，其中利用所述一個或多個溫度計碼來 逐漸改變接通的晶體管的數目。

4.根據權利要求3所述的設備，還被配置成使對接通的晶體管數目進 行編碼的格雷碼轉換成所述一個或多個溫度計碼中的一個溫度計碼。

5.根據權利要求1所述的設備，還包括根據阻抗基準來校準阻抗的校 準邏輯。

6.根據權利要求1所述的設備，還包括：

控制器，其根據第一組合的驅動和端接電路是處于驅動模式還是處 于端接模式來產生控制輸入。

7.根據權利要求2所述的設備，其中：

上拉網絡中的多個晶體管并行連接在一起；并且

下拉網絡中的多個晶體管并行連接在一起。

8.根據權利要求1所述的設備，其中所述上拉網絡包括多個P型 MOSFET晶體管，并且所述下拉網絡包括多個N型MOSFET晶體管。

9.根據權利要求1所述的設備，其中所述上拉網絡和下拉網絡的每一 個由P型晶體管或者N型晶體管整體形成，該設備還包括：

控制以以下兩個步驟執行校準的控制器：

1)當數據輸出為邏輯高時，用于驅動模式的上拉網絡校準；和

2)用于端接模式的上拉網絡校準。

10.根據權利要求1所述的設備，其中所述上拉網絡包括多個N型 MOSFET晶體管，并且所述下拉網絡包括多個N型MOSFET晶體管，該 設備還包括：控制以以下兩個步驟執行校準的控制器：

1)N裝置輸出阻抗校準來確定在數據輸出為邏輯低時對于驅動模式 啟用多少個N型晶體管；

2）N裝置端接校準來確定對于端接啟用多少個N型晶體管。

11.根據權利要求1所述的設備，還包括：

利用一個或多個溫度計碼將公共校準值傳遞到每一個組合的驅動和 端接電路的互連。