[發明專利]半導體裝置的制造方法、半導體裝置以及曝光裝置

無效

• 申請號: 200880101115.2
• 申請日: 2008-07-14
• 公開（公告）號: CN101765908A
• 公開（公告）日: 2010-06-30
• 發明（設計）人: 內田誠一;小川裕之
• 申請（專利權）人: 夏普株式會社
• 主分類號: H01L21/336
• 分類號: H01L21/336;G03F7/20;H01L29/417;H01L29/423;H01L29/49;H01L29/786
• 代理公司: 北京尚誠知識產權代理有限公司 11322
• 代理人: 龍淳

技術領域

本發明涉及半導體裝置的制造方法、半導體裝置以及曝光裝置。更詳細而言，涉及具備在有源矩陣驅動方式中使用的薄膜晶體管以及配線層的半導體裝置的制造方法、使用該方法適合制造的半導體裝置、以及在該制造方法中適合使用的曝光裝置。

背景技術

半導體裝置是具備利用半導體的電特性的有源元件的電子裝置。廣泛使用于音頻設備、通信設備、計算機、家電設備等中。作為半導體裝置的結構，通常具備：形成于玻璃基板上的薄膜晶體管(Thin?FilmTransistor：TFT)、以及以與該TFT連接的方式設置的柵極配線、源極配線、漏極配線等的配線層。TFT在有源矩陣驅動方式的液晶顯示裝置等中，作為控制像素的驅動的開關元件、驅動電路使用。近年，液晶顯示裝置的大型化和高精細化飛速發展，因而對半導體裝置的高性能化提出了強烈要求，而且也對制造工序的高效率化提出了要求。

作為TFT的結構，通常在玻璃基板上層疊有半導體層、柵極絕緣膜、柵極電極和層間絕緣膜，通過設置于層間絕緣膜的接觸孔將源極電極、漏極電極與半導體層連接，并將柵極配線與柵極電極連接。另外，在源極電極連接有源極配線，在漏極電極連接有漏極配線。

但是，形成以這樣的柵極電極為代表的基底圖案，并在該基底圖案上形成源極電極(配線層)等時，存在由于基底圖案的形狀引起半導體裝置的動作不良的情況。

具體而言，如圖6所示，當在玻璃基板201上形成有：層疊有半導體層202、柵極絕緣膜203和柵極電極206的TFT；柵極配線205a；源極配線205b；以及覆蓋它們的層間絕緣膜211的形態的情況下，在與柵極配線205a、源極配線205b等的配線層205重疊的層間絕緣膜211的上部，堆積在形成配線層205時產生的金屬殘渣200，存在有該金屬殘渣200引起配線層205間的短路的情況。

對此，公開有下述方法：當在基板上形成有柵極電極等的基底圖案后，在該基底圖案上涂敷具有絕緣性的感光性有機膜，從基板側以基底圖案作為掩模對感光性有機膜進行曝光，進而進行顯影，由此將感光性有機膜的一部分除去，使基底圖案平坦化(例如參照專利文獻1～3。)。

但是，針對上述這樣的半導體裝置的制造尋求工序的高效率化，針對使基底圖案平坦化的方法提出進一步改善的要求。

專利文獻1：日本特開平1-165127號公報

專利文獻2：日本特開平2-20828號公報

專利文獻3：日本特開平8-23102號公報

發明內容

例如，如上所述作為TFT的結構，使用在玻璃基板上層疊有半導體層、柵極絕緣膜、柵極電極和層間絕緣膜，通過設置于層間絕緣膜的接觸孔將源極電極和漏極電極與半導體層連接的結構的情況下，當形成將基底圖案平坦化的平坦化層時，能夠考慮如圖5-1～5-6所示的半導體裝置的制造方法。圖5-1～5-6是表示與本發明有關的半導體裝置的制造方法的一例的流程圖，各圖表示各制造階段的截面。

首先，如圖5-1所示，在玻璃基板101上形成半導體層102，進而在基板101和半導體層102上形成柵極絕緣膜103。接著，如圖5-2所示，在形成TFT的區域中形成柵極電極106，而且在其他的區域中形成柵極配線105a和源極配線105b(配線層105)。接著，如圖5-3所示，將厚度與柵極電極106、柵極配線105a、源極配線105b等同程度的感光性有機膜109涂敷于全體。接著，如圖5-4所示，從玻璃基板101側將使所涂敷的感光性有機膜109感光的波長的光110曝光，使感光性有機膜109硬化。此時，在柵極電極106、柵極配線105a、源極配線105b等的用具有遮光性的金屬材料形成的部件上形成的感光性有機膜109，通過柵極電極106、柵極配線105a以及源極配線105b將光110遮斷，因而不會發生硬化。然后通過顯影工序將未被硬化的感光性有機膜109除去，形成如圖5-5所示的平坦化層119。然后如圖5-6所示，在平坦化層119上能夠形成平坦的層間絕緣膜111。另外，在層間絕緣膜111和平坦化層119內設置接觸孔，在該接觸孔內，形成與半導體層102連接的源極配線113b和漏極配線113c。