[發(fā)明專利]改進(jìn)的埋入式隔離層

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200880025008.6
• 申請(qǐng)日: 2008-05-16
• 公開（公告）號(hào): CN101755332A
• 公開（公告）日: 2010-06-23
• 發(fā)明（設(shè)計(jì)）人: M·丘奇
• 申請(qǐng)（專利權(quán)）人: 英特賽爾美國(guó)股份有限公司
• 主分類號(hào): H01L21/761
• 分類號(hào): H01L21/761;H01L21/74;H01L29/06
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 李玲

1.一種集成電路，包括：

基板，所述基板具有頂部表面、在所述基板中的埋入式N型層、從所述表面延伸到埋入式N型區(qū)域的N型接觸區(qū)域、在所述基板中與埋入式N型區(qū)域相鄰且在埋入式N型區(qū)域上方的埋入式P型區(qū)域、從所述表面延伸到埋入式P型區(qū)域的P型接觸區(qū)域、以及在所述表面中且在埋入式P型區(qū)域上方的N型器件區(qū)域；以及

埋入式P型區(qū)域的P型雜質(zhì)至少部分地是銦。

2.如權(quán)利要求1所述的集成電路，其特征在于，

N型埋入式區(qū)域和P型埋入式區(qū)域是底部結(jié)隔離區(qū)域。

3.如權(quán)利要求2所述的集成電路，其特征在于，

N型接觸區(qū)域和P型接觸區(qū)域是同心的橫向結(jié)隔離區(qū)域。

4.如權(quán)利要求1所述的集成電路，其特征在于，

所述基板包括P型層，在P型層上有外延層，并且所述頂部表面在所述外延層之上。

5.如權(quán)利要求1所述的集成電路，其特征在于，

N型器件區(qū)域是場(chǎng)效應(yīng)晶體管的漏極區(qū)域；并且還包括用于在所述基板中使N型源極區(qū)域與N型漏極區(qū)域分離開的P型主體區(qū)域。

6.如權(quán)利要求1所述的集成電路，其特征在于，

N型器件區(qū)域是雙極晶體管的集電極區(qū)域；并且還包括用于在所述基板中使N型發(fā)射極區(qū)域與N型集電極區(qū)域分離開的P型基極區(qū)域。

7.如權(quán)利要求1所述的集成電路，其特征在于，

埋入式P型區(qū)域的P型雜質(zhì)是銦和硼。

8.一種集成電路，包括：

基板，所述基板具有頂部表面、在所述基板中的埋入式N型層、從所述表面延伸到埋入式N型區(qū)域的N型接觸區(qū)域、在所述基板中與埋入式N型區(qū)域相鄰且在埋入式N型區(qū)域上方的埋入式P型區(qū)域、從所述表面延伸到埋入式P型區(qū)域的P型接觸區(qū)域、以及在所述表面中且在埋入式P型區(qū)域上方的N型器件區(qū)域；以及

埋入式P型區(qū)域的P型雜質(zhì)包括其擴(kuò)散系數(shù)低于P型接觸區(qū)域的雜質(zhì)的擴(kuò)散系數(shù)的雜質(zhì)。

9.如權(quán)利要求8所述的集成電路，其特征在于，

埋入式P型區(qū)域的P型雜質(zhì)至少部分地是銦。