[發明專利]用于低功率高速接口的可調式輸入接收器

有效

• 申請號: 200880017839.9
• 申請日: 2008-05-28
• 公開（公告）號: CN101682327A
• 公開（公告）日: 2010-03-24
• 發明（設計）人: 權昌基
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003
• 代理公司: 北京律盟知識產權代理有限責任公司
• 代理人: 劉國偉

相關申請案的交叉參考

本申請案主張2007年5月31日申請的題為“用于低功率高速接口的可調式輸入接 收器(ADJUSTABLE?INPUT?RECEIVER?FOR?LOW?POWER?HIGH?SPEED INTERFACE)”的第60/941,228號美國臨時申請案的優先權，所述申請案的全文特此以 引用的方式并入本文中。

技術領域

本發明涉及集成半導體電路的領域。更明確地說，本發明涉及例如互補金屬氧化物 半導體(CMOS)輸入接收器或偽差分輸入接收器等高速輸入邏輯接收器的領域。

背景技術

一般來說，常規的CMOS輸入接收器(例如，如圖1中所示的使用密集裝置或使用 稀疏裝置的不支持額外參考電壓Vref的那些輸入接收器)針對低功率存儲器接口(例如， 在外部總線接口標準EBI1、EBI2等中所定義的那些接口)在200MHz以下工作良好。 對于較高頻率操作(例如，從200MHz到533MHz)，如圖2中所示的若干種基于Vref 的單端偽差分輸入接收器已與不同Vref值(例如，在沒有并聯終端的情況下為供應電壓 的一半，或在具有Vddq終端的情況下為供應電壓的70％)一起使用。

為了覆蓋寬廣范圍頻率且支持Vref(例如，支持低功率雙數據速率(DDR2)接口 的接收器實施方案所需要的)，簡單的解決方案是配置多個并聯的輸入接收器且基于 Vref值而僅接通一個接收器。然而，此方法在面積及功率方面并不是合乎需要的。另外， 多個并聯接收器的實施方案遭受性能降級，其可歸因于增加的輸入電容Cin及由于添加 了多路復用器而引起的增加的輸入路徑延遲。

附圖說明

圖1為不支持Vref的CMOS接收器的示范性實施例的簡化示意圖。

圖2為支持Vref的偽差分接收器的示范性實施例的簡化示意圖。

圖3為Vref可調式自偏置偽差分接收器的示范性實施例的簡化示意圖。

圖4為Vref可調式自偏置偽差分接收器的示范性實施例的簡化示意圖。

圖5a到圖5f為比較各種示范性接收器實施例的性能曲線的簡化圖。

圖6為Vref可調式自偏置NMOS偽差分接收器的示范性實施例的簡化示意圖。

圖7為Vref可調式自偏置偽差分接收器的示范性實施例的簡化示意圖。

圖8a到圖8f為比較各種示范性接收器實施例的性能曲線的簡化圖。

圖9為自偏置偽差分接收器的方法的示范性實施例的簡化流程圖。

具體實施方式

詞“示范性”在本文中用于意指“充當實例、例子或說明”。不必將本文中描述為 “示范性”的任何實施例解釋為比其它實施例優選或有利。

以下結合附圖闡述的詳細描述既定作為對本發明的示范性實施例的描述，且不希望 代表其中可實踐本發明的僅有實施例。貫穿此描述所使用的術語“示范性”意指“充當 實例、例子或說明”，且應不必被解釋為比其它示范性實施例優選或有利。所述詳細描 述包括特定細節以用于提供對本發明的示范性實施例的透徹理解。所屬領域的技術人員 將顯而易見，可在沒有這些特定細節的情況下實踐本發明的示范性實施例。在某些情況 下，為了避免使本文中所呈現的示范性實施例的新穎性模糊不清，以框圖形式展示眾所 周知的結構及裝置。

需要具有寬廣頻率范圍Vref可調式輸入接收器的僅一個配置。可使所述接收器配置 在寬廣頻率范圍上及在寬廣Vref值范圍上操作。可利用對裸片面積及功率消耗僅具有最 小影響的變化來容易地調整所述接收器的性能。

圖1為不具有Vref的常規CMOS接收器100的示范性實施例的簡化示意圖。圖1 的常規CMOS接收器100可使用常規的密集裝置或稀疏裝置來實施。

常規CMOS接收器100包括經配置作為CMOS反相器的常規互補FET對，其包括 堆疊在NMOS?FET?114上的PMOS?FET?112。PMOS?FET?112的源極耦合到Vdd，且漏 極與NMOS?FET?114的漏極是共同的，所述漏極作為CMOS反相器的輸出而操作。PMOS FET?112的柵極與NMOS?FET?114的柵極是共同的，且充當CMOS接收器100的輸入。