[發明專利]數字電子裝置以及改變數字電子裝置中的時鐘延遲的方法

無效

• 申請號: 200880004330.0
• 申請日: 2008-01-31
• 公開（公告）號: CN101606318A
• 公開（公告）日: 2009-12-16
• 發明（設計）人: 樊尚·于阿爾
• 申請（專利權）人: NXP股份有限公司
• 主分類號: H03K5/135
• 分類號: H03K5/135;G06F1/04;H04L7/033
• 代理公司: 北京天昊聯合知識產權代理有限公司
• 代理人: 陳 源;張天舒

1.一種數字電子裝置，包括：

第一順序邏輯單元(SS1)和第二順序邏輯單元(SS2)，每個順序邏 輯單元均用于接收輸入信號(D)，并分別輸出第一輸出信號(Q)和第二 輸出信號(QF)，

比較器單元(C)，用于對第一輸出信號(Q)和第二輸出信號(QF)進 行比較，以及

自適應時鐘發生器單元(ACG)，用來基于第一時鐘信號(CLK)分 別產生用于第一順序邏輯單元(SS1)的第一內部時鐘(CK)和用于第二 順序邏輯單元(SS2)的第二內部時鐘(CKF)，

其中，自適應時鐘發生器單元(ACG)被配置為產生第一內部時鐘 (CK)和第二內部時鐘(CKF)，使得在使用中，第一順序邏輯單元(SS1) 在第二順序邏輯單元(SS2)之后晚一個失效余量對輸入信號(D)進行 采樣，

其中，在自校正模式下，自適應時鐘發生器單元(ACG)適于相對 于第一時鐘信號(CLK)對第一和第二內部時鐘信號(CK，CKF)進行延 遲，

其中，自適應時鐘發生器單元(ACG)所引起的延遲取決于比較器 單元(C)的結果，以及

其中，在正常工作模式下，自適應時鐘發生器單元(ACG)適于保 持所述延遲恒定。

2.根據權利要求1所述的電子裝置，其中自適應時鐘發生器單元 (ACG)被構造為在自校正模式下，重復地減小所述延遲，直到第二順 序邏輯單元(SS2)未對輸入信號(D)進行正確采樣為止；在操作中， 比較器單元(C)通過檢測第一順序邏輯單元(SS1)的輸出信號(Q)與第 二順序邏輯單元(SS2)的輸出信號(QF)之間的不匹配，來檢測該未正 確采樣。

3.根據權利要求1所述的電子裝置，其中第一順序邏輯單元(SS1) 的輸出信號(Q)被用作該電子裝置的輸出信號(Q)。

4.根據權利要求1、2或3所述的電子裝置，其中該電子裝置包括同 步邏輯。

5.根據權利要求1、2或3所述的電子裝置，其中在大量時鐘周期之 后或者在電子裝置的工作條件發生變化的情況下，啟動自校正模式。

6.一種用于改變數字電子裝置中的時鐘延遲的方法，包括以下步 驟：

由第一順序邏輯單元(SS1)和第二順序邏輯單元(SS2)接收輸入信 號(D)，并且輸出第一輸出信號(Q)和第二輸出信號(QF)，

對第一輸出信號(Q)和第二輸出信號(QF)進行比較，以及

產生用于第一順序邏輯單元(SS1)的第一內部時鐘(CK)和用于第 二順序邏輯單元(SS2)的第二內部時鐘(CKF)，其中產生第一內部時鐘 (CK)和第二內部時鐘(CKF)，使得第一順序邏輯單元(SS1)在第二順序 邏輯單元(SS2)之后晚一個失效余量對輸入信號(D)進行采樣，

其中，在自校正模式下，第一內部時鐘信號(CK)和第二內部時鐘 信號(CKF)相對于第一時鐘信號(CLK)被延遲，

其中，所引起的延遲取決于比較的結果，

其中，在正常工作模式下，所述延遲保持恒定。

7.根據權利要求6所述的用于改變數字電子裝置中的時鐘延遲的 方法，其中在自校正模式下，重復地減小所述延遲，直到第二順序邏 輯單元(SS2)未對輸入信號(D)進行正確采樣為止；比較器單元(C) 通過檢測第一順序邏輯單元(SS1)的輸出信號(Q)與第二順序邏輯單元 (SS2)的輸出信號(QF)之間的不匹配，來檢測該未正確采樣。