[實用新型]集成電路組件堆棧的絕緣結構

有效

• 申請號: 200820302167.3
• 申請日: 2008-09-18
• 公開（公告）號: CN201307592Y
• 公開（公告）日: 2009-09-09
• 發明（設計）人: 馬嵩荃;鄒尚志
• 申請（專利權）人: 茂邦電子有限公司
• 主分類號: H01L23/50
• 分類號: H01L23/50
• 代理公司: 長沙正奇專利事務所有限責任公司
• 代理人: 何 為

技術領域：

本實用新型涉及一種集成電路組件堆棧的絕緣結構，尤指一種可使晶粒上的絕緣單元達到薄型化、耐電壓、耐電流、耐干擾及散熱佳功效的結構。

背景技術：

一般現有集成電路組件上的絕緣結構，通常是于晶粒的一面上層疊一金屬層，且于該金屬層的適當位置處設置有多數光阻，使該金屬層配合各光阻以蝕刻方式形成多數空間區域，之后再配合化學方式(CVD)以二氧化硅(SiO₂)于各空間區域中長出所需的絕緣結構層；藉以于集成電路組件上形成相關的絕緣結構。

但是，由于該絕緣結構層是以化學方式(CVD)長出于集成電路組件上，因此當制作完成之后，則會導致該絕緣結構層的整體厚度較厚，而無法達到薄型化的功效，且相對的于使用時造成該絕緣結構層無法達到耐電壓、耐電流及耐干擾的特性，更會導致該絕緣結構層有散熱較差的情形發生。

實用新型內容：

本實用新型所要解決的技術問題是：針對上述現有技術的不足，提供一種集成電路組件堆棧的絕緣結構，可使晶粒上的絕緣單元達到薄型化、耐電壓、耐電流、耐干擾及散熱佳的功效。

為解決上述技術問題，本實用新型所采用的技術方案是：一種集成電路組件堆棧的絕緣結構，其包括晶粒、金屬層、及多數絕緣單元，該金屬層層疊于上述晶粒的一面上，且該金屬層上具有多數連通晶粒的置放區；其特點是：所述數絕緣單元分別設于所述各置放區中，且各絕緣單元由鋁合金制成。

如此，可使晶粒上的絕緣單元達到薄型化、耐電壓、耐電流、耐干擾及散熱佳的功效。

附圖說明：

圖1是本實用新型的剖面狀態示意圖。

圖2是本實用新型晶粒的剖面狀態示意圖。

圖3是本實用新型晶粒結合金屬層的剖面示意圖。

圖4是本實用新型金屬層上設置光阻的剖面示意圖。

圖5是本實用新型置放區形成后的剖面狀態示意圖。

圖6是本實用新型置于絕緣槽中的剖面狀態示意圖。

圖7是本實用新型拋光狀態的剖面示意圖。

圖8是本實用新型運用狀態的剖面示意圖。

標號說明：

晶粒?1、1a?????????????????金屬層?2

置放區?21??????????????????絕緣單元?3

光阻?4?????????????????????絕緣槽?5

工具?6?????????????????????拋光面?7

具體實施方式：

請，參閱圖1所示，本實用新型為一種集成電路組件堆棧的絕緣結構，其至少由一晶粒1、一金屬層2以及多數絕緣單元3所構成；可使晶粒上的絕緣單元達到薄型化、耐電壓、耐電流、耐干擾及散熱佳的功效。

上述所提的晶粒1可為所需的集成電路系統。

該金屬層2層疊于上述晶粒1的一面上，且該金屬層2上具有多數連通晶粒1的置放區21。

各絕緣單元3分別設于上述各置放區21中，各絕緣單元3可為鋁合金物體。如是，藉由上述結構構成一全新的集成電路組件堆棧的絕緣結構。

請參閱圖2至圖6所示，制作時，是取一所需的晶粒1(如圖2所示)，且于晶粒1的一面上層疊一金屬層2(如圖3所示)，并于該金屬層2的適當位置處設置有多數光阻4(如圖4所示)，使該金屬層2上配合各光阻4以蝕刻方式形成多數連通晶粒1的置放區21(如圖5所示)，之后再將該晶粒1設置于一絕緣槽5中(如圖6所示)，并配合鋁或鋁合金的材質進行氧化或陽極處理，進而于置放區21中形成數絕緣單元3(如圖1所示)，如此，即可完成本實用新型的制作，而使晶粒1上的絕緣單元3達到薄型化、耐電壓、耐電流、耐干擾及散熱佳的功效。

請參閱圖7所示，當制作完成后欲進行后續運用時，可依所需于該金屬層2與各絕緣單元3的頂面上以所需的工具6進行研磨，使該金屬層2與各絕緣單元3的頂面上進一步形成有一拋光面7。

請參閱圖8所示，另，當制作完成后欲進行后續運用時，可依所需于該金屬層2與各絕緣單元3的頂面上以物理或化學方式層疊有另一晶粒1a，藉以達到不同晶粒1、1a的相互堆棧結合。

綜上所述，本實用新型的集成電路組件堆棧的絕緣結構可有效改善現有技術的種種缺點，可使晶粒上的絕緣單元達到薄型化、耐電壓、耐電流、耐干擾及散熱佳的功效。