[實用新型]增益限幅電路

有效

• 申請號: 200820166832.0
• 申請日: 2008-10-22
• 公開（公告）號: CN201319585Y
• 公開（公告）日: 2009-09-30
• 發明（設計）人: 鄭泉智
• 申請（專利權）人: 杭州士蘭微電子股份有限公司
• 主分類號: H03G3/20
• 分類號: H03G3/20;H03G1/04
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及射頻接收器信號處理技術，尤其是涉及放大中頻信號、抑制直流和低頻信號的增益限幅電路。

背景技術

傳統增益限幅電路結構，如圖1所示，由若干個具有差分輸入和差分輸出的增益級依次串聯連接形成放大，其中第一級增益級具有兩個差分輸入，第一級增益級的第一個差分輸入作為增益限幅電路的信號輸入端，最后一級增益級的差分輸出信號通過電阻反饋給第一增益級的第二個差分輸入，同時第一增益級的第二差分輸入間連接旁路電容，形成失調補償。如圖2所示的第一級增益級電路圖以及如圖3所示的除第一級以外的增益級電路，各增益級的電路由NMOS構成。

采用傳統的增益限幅電路，假設增益限幅電路的信號輸入X(S)到信號輸出Y(S)的增益為72dB、高通-3dB帶寬為160KHz、電阻值為1M歐姆，那么所需要的電容為4nF，所需電容過大，不能集成到芯片中，需要增加集成電路的管腳和外圍元件。

同時為了實現高增益，各增益級的負載M3、M4的柵源電壓往往很大，通常為2V_TH甚至更高，其中V_TH為閾值電壓，如圖9所示增益級的電源電壓VDD要大于2V_TH+2V_DS以上(約3個V_TH以上)電路才能正常工作，其中V_DS為漏源電壓。

發明內容

本實用新型旨在解決現有技術的不足，提供可以減少集成電路的芯片管腳及外圍元件，適用于低壓工作的增益限幅電路。

一種增益限幅電路由N個具有差分輸入和差分輸出的增益級依次串聯連接，第一增益級的差分輸入作為增益限幅電路的信號輸入端，最后一級增益級的差分輸出作為增益限幅電路的信號輸出端，用于接收反饋的增益級還具有第二差分輸入，第K級增益級的差分輸出通過反饋環路反饋給接收反饋的第M級增益級的第二差分輸入信號，K為1到N之間的任意整數，M小于等于K，且各個增益級僅被包含在一個反饋環路中。

其中，所述的反饋環路可以為RC低通濾波器。

其中，所述的反饋環路還可以為Gm-C低通濾波器。

其中，所述的反饋環路還可以為有源RC積分器。

其中，所述的反饋環路還可以為有源開關電容積分器。

其中，所述的增益級包括NMOS晶體管M1、M2，電阻R1、R2，電源VDD以及第一電流源，其中NMOS晶體管M1、M2以及電阻R1、R2組成差分輸入輸出對，電阻R1和電阻R2共同連接到電源VDD，M1和M2的源極連接第一電流源并接地。

其中，所述的增益級接受反饋還包括NMOS晶體管M3、M4、M3的柵極和M4的柵極作為第二差分輸入對，M3和M4的漏極連接到差分輸出對，M3和M4的源極連接第二電流源并接地。

以具有兩個增益級的RC環路的增益限幅電路為例，假設增益限幅電路的信號輸入X(S)到信號輸出Y(S)的增益為72dB，高通-3dB帶寬為160KHz，電阻值為1M歐姆、且每一增益級增益分別為36dB。那么每一級所需要的電容僅為32pF，電容可以集成在增益限幅電路內部。

通過以上分析可見，本實用新型的有益效果是增益限幅電路內部采用多個增益反饋環實現失調消除和抑制低頻信號，減小反饋電路中的電容值，可以將電容集成在增益限幅電路內部，減少了芯片管腳和外圍元件數目。

同時本實用新型的增益限幅電路的增益級中用電阻R1、R2取代傳統增益級中的NMOS管作為負載，減少電源VDD到輸出端的壓降，使得增益限幅電路更適合于低壓工作的場合，如可以適用于中頻接收機。

附圖說明：

圖1傳統增益限幅電路結構圖

圖2傳統增益限幅電路的第一級增益級電路圖

圖3傳統增益限幅電路的第一級增益級以外的增益級電路圖

圖4本實用新型RC低通濾波器反饋環路的增益限幅電路結構圖

圖5本實用新型具有Gm-C低通濾波器反饋環路的增益限幅電路結構圖

圖6本實用新型具有有源RC積分器反饋環路的增益限幅電路中增益級電路圖

圖7本實用新型增益限幅電路中的增益級電路圖

圖8本實用新型增益限幅電路中接受反饋的增益級電路圖

圖9傳統增益限幅電路最小VDD電壓說明圖

具體實施方式

以下結合附圖對本實用新型內容進一步說明。