[實(shí)用新型]一種電路板

無效

• 申請?zhí)枺?/td>: 200820123538.1
• 申請日: 2008-11-03
• 公開（公告）號: CN201307970Y
• 公開（公告）日: 2009-09-09
• 發(fā)明（設(shè)計(jì)）人: 商松
• 申請（專利權(quán)）人: 北京巨數(shù)數(shù)字技術(shù)開發(fā)有限公司
• 主分類號: H05K1/18
• 分類號: H05K1/18;G09G5/36
• 代理公司: 暫無信息
• 代理人: 暫無信息

1、一種電路板，其特征在于，包括至少二組集成電路芯片和至少一個存儲單元，其中，至少一組集成電路芯片為控制芯片，各存儲單元分別與一組控制芯片相連接，各控制芯片分別與外部的接收卡相連接；其中，各組集成電路芯片分別包括至少一個芯片；按照預(yù)設(shè)位置排布各組集成電路芯片及各存儲單元。

2、根據(jù)權(quán)利要求1所述電路板，其特征在于，各組集成電路芯片中，同組集成電路芯片的類型相同，各組集成電路芯片的類型相異。

3、根據(jù)權(quán)利要求1所述電路板，其特征在于，各存儲單元與一組控制芯片中的任一控制芯片相連，該組控制芯片中的其他控制芯片通過該控制芯片與各存儲單元相連接。

4、根據(jù)權(quán)利要求1所述電路板，其特征在于，各存儲單元設(shè)置在該控制芯片內(nèi)部。

5、根據(jù)權(quán)利要求1所述電路板，其特征在于，所述控制芯片至少包括逐點(diǎn)調(diào)整模塊、逐列翻轉(zhuǎn)模塊、故障報(bào)告模塊、級聯(lián)報(bào)錯模塊、黑屏保護(hù)模塊其中之一，分別與外部連接的接收卡相連接，用于分別實(shí)現(xiàn)逐點(diǎn)調(diào)整、逐列翻轉(zhuǎn)、故障報(bào)告、級聯(lián)報(bào)錯或黑屏保護(hù)的功能。

6、根據(jù)權(quán)利要求1所述電路板，其特征在于，所述存儲單元設(shè)置以下模塊其中之一：調(diào)整數(shù)據(jù)存儲模塊、級聯(lián)數(shù)據(jù)存儲模塊、模板參數(shù)存儲模塊，分別用于存儲調(diào)整數(shù)據(jù)、級聯(lián)數(shù)據(jù)、模板參數(shù)。

7、根據(jù)權(quán)利要求1所述電路板，其特征在于，所述按預(yù)設(shè)位置排布，包括按直線排布、非直線排布或交錯排布；其中，各集成電路芯片組中的各芯片，其間隔為至少1個管腳的標(biāo)準(zhǔn)焊盤間距；或者，各集成電路芯片組之間的間隔為至少1個管腳的標(biāo)準(zhǔn)焊盤間距。

8、根據(jù)權(quán)利要求1所述電路板，其特征在于，將任一組集成電路芯片一一對應(yīng)設(shè)置在所述電路板的焊盤上，各焊盤獨(dú)立使用電路板連線，或共用至少一定義相同的電路板連線。

9、根據(jù)權(quán)利要求8所述電路板，其特征在于，所述共用至少一定義相同的電路板連線，包括對于至少有分別屬于不同組集成電路芯片的兩個芯片，將各芯片分別有至少一管腳與其它芯片的管腳設(shè)為一組對應(yīng)管腳，每組對應(yīng)管腳共用一定義相同的電路板連線，連接每組對應(yīng)管腳；其中，各組對應(yīng)管腳共用一定義相同的電路板連線，包括采用物理方式連接，或者，共用所述電路板上的線路、焊點(diǎn)或元件。

10、根據(jù)權(quán)利要求8所述電路板，其特征在于，各組集成電路芯片分別獨(dú)立使用，或部分共用電路板上的線路、焊點(diǎn)或元件。

11、根據(jù)權(quán)利要求1至10任一所述電路板，其特征在于，所述集成電路芯片至少采用以下封裝形式其中之一，對各組集成電路芯片中的芯片進(jìn)行封裝：所述封裝形式包括DIP雙列直插式封裝、SOP小外型封裝、PLCC塑封有引線芯片載體、LCCC無引線陶瓷封裝載體、QFP方形扁平封裝、BGA球柵陣列封裝及PGA針柵陣列封裝。