[實用新型]一種脈沖多普勒雷達信號處理器無效
| 申請號: | 200820094697.3 | 申請日: | 2008-06-18 |
| 公開(公告)號: | CN201226025Y | 公開(公告)日: | 2009-04-22 |
| 發明(設計)人: | 何建新 | 申請(專利權)人: | 成都遠望科技有限責任公司;何建新 |
| 主分類號: | G01S7/02 | 分類號: | G01S7/02;G01S13/02 |
| 代理公司: | 北京律誠同業知識產權代理有限公司 | 代理人: | 劉 健 |
| 地址: | 610225四川省成*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 脈沖 多普勒 雷達 信號 處理器 | ||
技術領域
本實用新型涉及信號處理技術領域,尤其涉及一種脈沖多普勒雷達信號處理器。
背景技術
雷達是利用目標對電磁波的反射(或稱為二次散射)現象來發現目標并測定其位置的電子設備。由于其無論白天黑夜均能探測遠距離的目標,且不受霧、云和雨的阻擋,具有全天候、全天時的特點,并有一定的穿透能力,其不僅成為軍事上必不可少的電子裝備,而且廣泛應用于社會經濟發展(如氣象預報、資源探測、環境監測等)和科學研究(天體研究、大氣物理、電離層結構研究等)。根據用途,目前雷達可分為天氣雷達、導航雷達、目標探測雷達、偵察雷達、武器控制雷達、飛行保障雷達等。
雷達通常由天線、發射機、接收機、信號處理器和終端設備等組成。其中,信號處理器的主要功能是消除不需要的信號(如雜波)及干擾而通過或加強由目標產生的回波信號。信號處理器通常包括匹配濾波器、MTI以及脈沖多普勒雷達的多普勒濾波器等。隨著雷達技術的不斷發展,線性調頻和脈沖壓縮技術的完善,A/D采樣速度和精度的大幅提高,雷達處理的數據量成倍增加,這就對信號處理器提出了更高的要求。
現有技術提供了一種脈沖多普勒雷達信號處理器10如圖1所示,采用CPLD(Complex?Programmable?Logic?Device,復雜可編程邏輯器件)100+DSP(Digital?Signal?Processor,數字信號處理器)101~104+PCI/ISA(PeripheralComponent?Interconnection或Industrial?Standard?Architecture,外設組件互連標準總線或工業標準結構總線)接口105的結構。其中,CPLD?100用于系統同步,DSP?101~104用于信號處理算法的實現,PCI(或ISA)總線接口105則用于信號處理器10與終端設備(例如Computer(計算機))30的數據交互。其工作原理如下:并行IQ?data(同相正交基帶數據)在系統同步下直接輸入第一數字信號處理器(DSP?1)101,由該處理器101進行數據緩存、數據同步,并進行第一級數據運算;第一級和第二級數字信號處理器101、102采用LinkPort(鏈路端擴展)接口傳輸,最終經過多極運算后通過Data?Bus(數據總線)輸出結果至DPRAM存儲器(Dual?Port?Random?Access?Memory,雙端口隨機存儲器)242。CPLD?100根據輸入的Sync?Signals(同步信號)通過Ctrl?Bus(控制總線)協調控制各級數字信號處理器,并在所有處理結束后產生PCI?CtrlSignals(PCI中斷信號)中斷終端設備30讀取DPRAM存儲器242中所存儲的計算結果。
該信號處理器10采用的DSP為TI公司的TMS320C6701,支持32位DMA專用總線,主頻167MHz時最多可同時執行8條指令。PCI接口105采用PLX公司PCI9054,32位總線結構,PCI時鐘最大支持66MHz。
該信號處理器10的缺點在于如下:
1、信號處理器只能針對并行IQ數據進行處理,并行數據傳輸易于受到干擾,且占用器件I/O較多,不便于硬件功能擴展;
2、DSP主頻只有167MHz,指令周期6ns,對于復雜的信號處理算法(如FFT,FIR等)計算時間長,效率低。
3、功能單一,只能進行數據處理,雷達參數發送和信號定時等功能須另外設計板卡,增加了雷達系統復雜度和硬件開銷,降低了硬件利用率。
綜上可知,現有脈沖多普勒雷達信號處理器在實際使用上,顯然存在不便與缺陷,所以有必要加以改進。
實用新型內容
針對上述的缺陷,本實用新型的目的在于提供一種脈沖多普勒雷達信號處理器,其可以支持硬件功能擴展,提高信號處理器的處理能力和運算能力。
為了實現上述目的,本實用新型提供一種脈沖多普勒雷達信號處理器,包括:
數據預處理模塊,基于現場可編程門陣列板,用于將所接收到數據進行預處理和/或緩存以供數據處理模塊讀取,接收和/或轉發控制參數,并根據所述控制參數生成同步時序;
數據處理模塊,包括多個數字信號處理器,用于讀取所述數據預處理模塊預處理和/或緩存的數據,并對所述讀取的數據進行脈沖壓縮處理以供數據存儲器單元存儲;
數據存儲單元,用于存儲所述經過脈沖壓縮處理后的數據。
根據本實用新型的雷達信號處理器,所述數據預處理模塊包括:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于成都遠望科技有限責任公司;何建新,未經成都遠望科技有限責任公司;何建新許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200820094697.3/2.html,轉載請聲明來源鉆瓜專利網。





