[實用新型]用于物流傳輸收發裝置的雙總線控制電路

有效

• 申請號: 200820069065.1
• 申請日: 2008-01-21
• 公開（公告）號: CN201145841Y
• 公開（公告）日: 2008-11-05
• 發明（設計）人: 程舒秋;范洪兵;侯兆鋒
• 申請（專利權）人: 河南省脫穎實業有限公司
• 主分類號: G05B19/04
• 分類號: G05B19/04
• 代理公司: 鄭州大通專利商標代理有限公司
• 代理人: 陳大通;高為寶

(一)、技術領域：

本實用新型涉及一種雙總線控制電路，特別涉及一種用于物流傳輸收發裝置的雙總線控制電路。

(二)、背景技術：

物流傳輸收發裝置中的控制電路是整個物流傳輸系統中的重要控制單元，它控制著物流傳輸系統的正常運行，由于其需要控制多種部件，致使其電路復雜，這不僅影響其工作速度，而且電路的繁雜也使其成本提高、可靠性降低，因此需要對其進行改進。

(三)、實用新型內容：

本實用新型要解決的技術問題是：克服現有技術的缺陷，提供一種結構簡單、運行速度快、可靠性高的用于物流傳輸收發裝置的雙總線控制電路。

本實用新型的技術方案：

一種用于物流傳輸收發裝置的雙總線控制電路，含有微處理器和外圍控制器，微處理器的輸入/輸出端口含有低電壓端口和高電壓端口，外圍控制器含有數據存儲器、顯示器和CAN總線控制器，數據存儲器的數據口和地址口與低電壓端口連接，顯示器和CAN總線控制器的外接端口與高電壓端口連接。

低電壓端口的電壓值在0～3.3V之間，高電壓端口的電壓值在0～5V之間。

微處理器的型號為C8051F020；數據存儲器的型號為SST39VF016；CAN總線控制器的型號為SJA1000；顯示器的型號為LCD320240。

低電壓端口含有微處理器的P4.0～P4.7腳、P5.0～P5.7腳、P6.0～P6.7腳和P7.0～P7.7腳，微處理器的P7.0～P7.7腳分別與數據存儲器的DQ0～DQ7腳連接，微處理器的P6.0～P6.7腳分別與數據存儲器的A0～A7腳連接，微處理器的P5.0～P5.7腳分別與數據存儲器的A8～A15腳連接，微處理器的P4.0～P4.4腳分別與數據存儲器的A16～A20腳連接，微處理器的P4.5～P4.7腳分別與數據存儲器的CE#腳、OE#腳、WE#腳連接；高電壓端口含有微處理器的P0.5～P0.7腳、P2.0～P2.3腳和P3.0～P3.7腳，微處理器的P3.0～P3.7腳分別與顯示器的D0～D7腳和CAN總線控制器的AD0～AD7腳連接，微處理器的P0.5～P0.7腳分別與顯示器的ALE腳、RD腳、WR腳和CAN總線控制器的AEL/AS腳、RD/E腳、WR腳連接，微處理器的P2.0～P2.2腳分別與顯示器的A0腳、A1腳、CS腳連接，微處理器的P2.3腳與CAN總線控制器的CS腳連接。

高電壓端口與上拉電阻的一端連接，上拉電阻的另一端與5V電源連接。

本實用新型的有益效果：

1.本實用新型利用型號為SST39VF016的微處理器的輸入/輸出端口具有0～5V容忍電壓的特點，將微處理器的輸入/輸出端口分為0～3.3V的低電壓端口和0～5V高電壓端口，可同時兼容電源電壓為3.3V和5V的外圍控制器。

2.本實用新型的微處理器由于采用了雙總線方案，因此，其與外圍控制器連接時不需要使用鎖存器進行電壓轉換，使得整個電路結構簡單、運行速度快、可靠性高。

(四)、附圖說明：

圖1為用于物流傳輸收發裝置的雙總線控制電路的原理框圖示意圖；

圖2為用于物流傳輸收發裝置的雙總線控制電路的電路原理示意圖；

(五)、具體實施方式：

參見圖1、圖2，圖中，一種用于物流傳輸收發裝置的雙總線控制電路，含有微處理器U1和外圍控制器，微處理器U1的輸入/輸出端口含有低電壓端口和高電壓端口，外圍控制器含有數據存儲器U2、顯示器U4和CAN總線控制器U3，數據存儲器U2的數據口和地址口與低電壓端口連接，顯示器U4和CAN總線控制器U3的外接端口與高電壓端口連接。

低電壓端口的電壓值在0～3.3V之間，高電壓端口的電壓值在0～5V之間。

微處理器U1的型號為C8051F020；數據存儲器U2的型號為SST39VF016；CAN總線控制器U3的型號為SJA1000；顯示器U4的型號為LCD320240。