[實用新型]用于物流傳輸收發裝置的雙總線控制電路

有效

• 申請號: 200820069065.1
• 申請日: 2008-01-21
• 公開（公告）號: CN201145841Y
• 公開（公告）日: 2008-11-05
• 發明（設計）人: 程舒秋;范洪兵;侯兆鋒
• 申請（專利權）人: 河南省脫穎實業有限公司
• 主分類號: G05B19/04
• 分類號: G05B19/04
• 代理公司: 鄭州大通專利商標代理有限公司
• 代理人: 陳大通;高為寶

1、一種用于物流傳輸收發裝置的雙總線控制電路，含有微處理器和外圍控制器，其特征是：微處理器的輸入/輸出端口含有低電壓端口和高電壓端口，外圍控制器含有數據存儲器、顯示器和CAN總線控制器，數據存儲器的數據口和地址口與所述低電壓端口連接，顯示器和CAN總線控制器的外接端口與所述高電壓端口連接。

2、根據權利要求1所述的用于物流傳輸收發裝置的雙總線控制電路，其特征是：所述低電壓端口的電壓值在0～3.3V之間，所述高電壓端口的電壓值在0～5V之間。

3、根據權利要求1或2所述的用于物流傳輸收發裝置的雙總線控制電路，其特征是：所述微處理器的型號為C8051F020；所述數據存儲器的型號為SST39VF016；所述CAN總線控制器的型號為SJA1000；所述顯示器的型號為LCD320240。

4、根據權利要求3所述的用于物流傳輸收發裝置的雙總線控制電路，其特征是：所述低電壓端口含有微處理器的P4.0～P4.7腳、P5.0～P5.7腳、P6.0～P6.7腳和P7.0～P7.7腳，所述微處理器的P7.0～P7.7腳分別與數據存儲器的DQ0～DQ7腳連接，微處理器的P6.0～P6.7腳分別與數據存儲器的A0～A7腳連接，微處理器的P5.0～P5.7腳分別與數據存儲器的A8～A15腳連接，微處理器的P4.0～P4.4腳分別與數據存儲器的A16～A20腳連接，微處理器的P4.5～P4.7腳分別與數據存儲器的CE#腳、OE#腳、WE#腳連接；所述高電壓端口含有微處理器的P0.5～P0.7腳、P2.0～P2.3腳和P3.0～P3.7腳，所述微處理器的P3.0～P3.7腳分別與顯示器的D0～D7腳和CAN總線控制器的AD0～AD7腳連接，所述微處理器的P0.5～P0.7腳分別與顯示器的ALE腳、RD腳、WR腳和CAN總線控制器的AEL/AS腳、RD/E腳、WR腳連接，所述微處理器的P2.0～P2.2腳分別與顯示器的A0腳、A1腳、CS腳連接，所述微處理器的P2.3腳與CAN總線控制器的CS腳連接。

5、根據權利要求4所述的用于物流傳輸收發裝置的雙總線控制電路，其特征是：

所述高電壓端口與上拉電阻的一端連接，上拉電阻的另一端與5V電源連接。