[實用新型]一種基于EP1C3T144的超聲檢測裝置

有效

• 申請號: 200820068473.5
• 申請日: 2008-07-15
• 公開（公告）號: CN201233272Y
• 公開（公告）日: 2009-05-06
• 發明（設計）人: 王秀;程建政;劉俊
• 申請（專利權）人: 中國科學院武漢物理與數學研究所
• 主分類號: G01H11/00
• 分類號: G01H11/00
• 代理公司: 武漢宇晨專利事務所
• 代理人: 王敏鋒

技術領域：

本實用新型涉及超聲無損檢測技術，更具體涉及一種基于EP1C3T144的超聲檢測裝置，廣泛適用于多種超聲信號采集系統。

背景技術：

計算機技術和高速模數轉換器件的快速發展，使超聲波信號的數字化采集和分析成為可能。目前國內也相繼出現了許多數字化超聲波檢測設備，并已成為超聲波檢測的發展方向。但是，由于受到高速A/D和高速存儲技術的限制，這些設備也僅停留在較低頻率的超聲波檢測的信號處理上。因此，如何對高速A/D技術、大容量緩沖技術進行研究，并應用到超聲波檢測工程上去，是一項具有現實意義的課題。

傳統的超聲檢測裝置多由CPU或單片機進行系統控制，CPU不僅要控制超聲探頭進行超聲信號的發射與接收，同時還得連接其他外設，如打印機、磁盤存儲器以及鍵盤等，負擔較重。另外單片機雖然控制簡單、價格低廉，但是其排隊式串行指令執行方式使得工作速度和效率大打折扣，在高速實時仿真、高速數據采集等方面顯得力不從心。

發明內容：

本實用新型的目的是針對現有裝置中所存在的上述問題，提出了一種基于FPGA芯片EP1C3T144的超聲檢測裝置，結構簡單，所需外圍芯片較少，另外系統控制由FPGA完成，減輕了CPU的負擔，大大提高了數據采集與傳輸的速度。

為了實現上述任務，本實用新型采用以下技術措施：

超聲檢測裝置它由超聲探頭1、高速A/D器件3、FPGA芯片4、高速緩存5、PCI接口芯片6構成，由于超聲信號十分微弱，在超聲探頭1后設置一高頻放大器2，其高頻放大器2分別與超聲探頭1和高速A/D器件(AD9054)3相連，用于將超聲信號放大到系統要求的轉換電平范圍內；高速A/D器件(AD9054)3分別與高頻放大器2、FPGA芯片(EP1C3T144)4和高速緩存(SN74V293)5相連，用于將模擬信號進行高速數字化轉換；高速緩存(SN74V293)5分別與高速A/D器件(AD9054)3、FPGA芯片(EP1C3T144)4和PCI接口芯片(PCI9054)6相連，用于緩存轉化后的大量數據，完成PCI總線與A/D的速度匹配問題；PCI接口芯片(PCI9054)6分別與高速緩存(SN74V293)5和PCI總線7相連，用于將高速緩存(SN74V293)5中的數據通過PCI總線7快速送入PC機；FPGA芯片(EP1C3T144)4分別與高速A/D器件(AD9054)3和高速緩存(SN74V293)5相連，用于協調各個部分相互工作，邏輯實現數據采集和傳輸的控制過程。

本實用新型具有以下優點和效果：

1、本系統采用高速A/D器件(AD9054)，最高轉換速率為200MHz，可工作于單/雙口輸出兩種模式。在單通道模式下，最高采樣頻率達100MHz。輸入模擬帶寬為350MHz。對比目前現有系統中的A/D采集卡，它的轉換速率更快，適用性更強，完全能滿足超聲檢測的實際應用要求。

2、本系統采用高速緩存(SN74V293)，該芯片容量為65536×18或131072×9，最快讀寫周期可達6ns，由于其先進先出的特性，數據的讀寫都無需提供地址信號，簡化了電路的設計，提高了數據的吞吐率。

3、本系統采用FPGA芯片(EP1C3T144)來完成個模塊之間的邏輯控制，FPGA兼有時鐘頻率高，內部時延小；全部控制邏輯由硬件完成，速度快，效率高；組成形式靈活，可以集成外圍控制、譯碼和接口電路等一系列的特點，因此在高速數據采集方面，FPGA有單片機和DSP無法比擬的優勢。

附圖說明：

圖1是本實用新型超聲檢測裝置結構示意圖。

圖2是本實用新型超聲檢測裝置控制示意圖。

其中：1—超聲探頭(發射與接收)；2—高頻放大器；3—高速A/D器件(AD9054)；4—FPGA芯片(EP1C3T144)；5—高速緩存(SN74V293)；6—PCI接口芯片(PCI9054)；7—PCI總線；C1、C2、C3—0.1μF電容；L—1kΩ電阻

具體實施方式：

下面結合附圖對本實用新型作進一步詳細描述：

根據圖1可知，該系統由超聲探頭1、高頻放大器2、高速A/D器件(AD9054)3、FPGA芯片(EP1C3T144)4、高速緩存(SN74V293)5、PCI接口芯片(PCI9054)6、PCI總線7構成，其特點在于：

超聲探頭1與高頻放大器2相連，其作用是產生超聲信號并進行回波接收。