[實用新型]一種基于EP1C3T144的超聲檢測裝置

有效

• 申請號: 200820068473.5
• 申請日: 2008-07-15
• 公開（公告）號: CN201233272Y
• 公開（公告）日: 2009-05-06
• 發明（設計）人: 王秀;程建政;劉俊
• 申請（專利權）人: 中國科學院武漢物理與數學研究所
• 主分類號: G01H11/00
• 分類號: G01H11/00
• 代理公司: 武漢宇晨專利事務所
• 代理人: 王敏鋒

1、一種基于EP1C3T144的超聲檢測裝置，它由超聲探頭(1)、高速A/D器件(3)、FPGA芯片(4)、高速緩存(5)、PCI接口芯片(6)構成，其特征在于：在超聲探頭(1)后設置高頻放大器(2)，高頻放大器(2)分別與超聲探頭(1)和高速A/D器件(3)相連，高速A/D器件(3)分別與高頻放大器(2)、FPGA芯片(4)和高速緩存(5)相連，高速緩存(5)分別與高速A/D器件(3)、FPGA芯片(4)和PCI接口芯片(6)相連，PCI接口芯片(6)分別與高速緩存(5)和PCI總線(7)相連，FPGA芯片(4)分別與高速A/D器件(3)和高速緩存(5)相連。

2、根據權利要求書1所述的一種基于EP1C3T144的超聲檢測裝置，其特征在于：高速A/D器件(3)上有引腳VREF?OUT、VREF?IN、AIN、AIN、DS、DS、ENC、ENC、DEMUX、A，其外圍電路由0.1μF電容C1、C2、C3和1kΩ電阻L構成，0.1μF電容C1一端與VREF?OUT、VREF?IN、AIN、1kΩ電阻L、0.1μF電容C2相連，另一端與地相連；0.1μF電容C2一端與0.1μF電容C1、VREF?OUT、VREF?IN、AIN、1kΩ電阻L相連，另一端作為模擬輸入端VIN；1kΩ電阻L一端與0.1μF電容C1、C2、VREF?OUT、VREF?IN、AIN相連，另一端與引腳AIN相連；0.1μF電容C3一端與引腳ENC相連，另一端與地相連；高速A/D器件(3)引腳VREF?OUT分別與0.1μF電容C1、C2、VREFIN、AIN、1kΩ電阻L相連；高速A/D器件(3)引腳VREFIN分別與0.1μF電容C1、C2、VREF?OUT、AIN、1kΩ電阻L相連；高速A/D器件(3)引腳AIN分別與0.1μF電容C1、C2、VREF?OUT、VREF?IN、1kΩ電阻L相連；高速A/D器件(3)引腳AIN與1kΩ電阻L相連；高速A/D器件(3)引腳DS懸空；高速A/D器件(3)引腳ENC與0.1μF電容C3相連；高速A/D器件(3)引腳DS、ENC、DEMUX分別與FPGA芯片(4)分配的I/O端口相連；高速A/D器件(3)的數據輸出端口A與高速緩存(5)的數據輸入端口相連。

3、根據權利要求書1所述的一種基于EP1C3T144的超聲檢測裝置，其特征在于：FPGA芯片(4)與高速A/D器件(3)通過控制信號DS、ENC、DEMUX相連，與高速緩存(5)通過控制信號WEN、REN、WCLK、RCLK、OE、HF、FF/IR相連。

4、根據權利要求書1所述的一種基于EP1C3T144的超聲檢測裝置，其特征在于：高速緩存(5)與高速A/D器件(3)的數據輸出端口A相連，與FPGA芯片(4)通過控制信號WEN、REN、WCLK、RCLK、OE、HF、FF/IR相連。