[實用新型]低擺幅差分信號總線傳輸數字中頻的裝置

有效

• 申請號: 200820030808.4
• 申請日: 2008-01-11
• 公開（公告）號: CN201226528Y
• 公開（公告）日: 2009-04-22
• 發明（設計）人: 王洪強
• 申請（專利權）人: 熊貓電子集團有限公司;南京熊貓電子股份有限公司;南京熊貓漢達科技有限公司
• 主分類號: H04L25/02
• 分類號: H04L25/02
• 代理公司: 南京天翼專利代理有限責任公司
• 代理人: 湯志武;王鵬翔

一、技術領域

本實用新型涉及到抗干擾數字中頻信號的傳輸裝置，尤其是低擺幅差分信號總線傳輸數字中頻的裝置。

二、背景技術

在現代通信系統中，通常用模擬信號作為中頻，采用射頻線或離散線的方式進行信號傳輸。隨著軟件無線電臺的掀起和高速抗干擾總線技術的發展，尋求一種新的傳輸中頻的技術就顯得尤為迫切。

目前大量采用的是傳統的射頻線的數字信號傳輸的方式，其在損耗、抗干擾性、對外干擾、可控速率等幾個方面越來越不能滿足通信系統的數字化和抗干擾的要求。

如果采用普通的點對點物理層接口如RS-422、RS-485、SCSI以及其它數據傳輸標準，由于其在速度、噪聲/EMI、功耗、成本等方面所固有的限制越來越難以勝任任務。

三、發明內容

本實用新型目的是：提出一種LVDS低擺幅差分信號總線技術傳輸數字中頻的裝置，方便實現數字中頻的抗干擾、低損耗、高速(且速率可調)的傳輸。

LVDS低擺幅差分信號總線技術傳輸數字中頻的裝置，包括DSP芯片及EEPROM、SDRAM構成的DSP處理裝置，FPGA器件，LVDS差分傳輸控制單元，LVDS器件，AD和DA及外圍控制電路構成；AD和DA連接FPGA器件的端口，DSP處理裝置與FPGA器件的數據與控制端口相連接；LVDS差分傳輸控制單元包括LVDS驅動芯片構成的控制器，LVDS驅動芯片構成的控制器實現雙向數據傳輸并與FPGA器件的控制端口相一連接；LVDS差分傳輸控制單元包括由DSP處理裝置和FPGA器件構成前端中頻采樣處理、基帶處理和基帶LVDS差分傳輸控制單元；LVDS差分傳輸控制單元還包括信號處理板和信道板，設有并/串轉換發送模塊和串/并轉換接收模塊，信號處理板和信道板通過平衡變換差分電纜連接；LVDS差分傳輸控制單元還設有并/串轉換發送模塊和串/并轉換接收模塊；在信號處理板上，DSP處理機通過外部總線向FPGA發送緩存區內寫入數據，FPGA通過DSP的主機口完成與DSP存儲空間的數據交換。在信道板上，FPGA通過LVDS控制器和信號處理板進行數據交換；在收信工作時，將模擬中頻信號經高速A/D采樣后的數字信號經中頻數字化處理后通過外部總線輸出到FPGA緩沖存儲器內，在FPGA內完成數據的組幀解幀轉換控制，并通過LVDS控制器接口經差分平衡輸出到信號處理板；在發信工作時，數據通過平衡電纜傳輸至信道接收板，在信道接收板內，數據經串/并轉換后，送至DSP接口控制電路進行中頻數據解調。LVDS差分控制單元采用3.3V供電電壓。

在傳輸距離大于10米的情況下，實際單通道數據傳輸速率高達40Mbps，16個通道總的串行傳輸速率高達720Mbps。

本實用新型具有以下功能、特點和有益效果：

a)采用抗干擾總線傳輸數字中頻方式，本實用新型能有效傳輸速率高達2.56Gbps的25～80MHz數字中頻的信號，通過高速采樣與數字上下變頻，使得中頻信號有效的傳輸。

b)高速傳輸數字中頻本實用新型可根據需要調整傳輸的位數調整串行傳輸的速率。

c)抗脈沖干擾、寬帶干擾、單音干擾本實用新型的差分平橫傳輸的特點可有效的抗干擾，并且通過高速采樣變頻組幀數字化后的抗干擾能力得到大幅的提高。差分數據傳輸方式比單線數據傳輸對共模輸入噪聲有更強的抵抗能力。

d)低功耗、傳輸距離遠。差分控制器采用3.3V供電電壓。由于采用了抗干擾的總線技術，我們通過新型的LVDS(Low?Voltage?Differential?Signaling)低擺幅差分信號總線技術實現了數字中頻的傳輸。這種傳輸技術后，實現了數字中頻的抗干擾、低損耗、高速的傳輸，對于實現新一代中頻數字化的傳輸技術有著重要意義。與傳統通過一根射頻線傳輸模擬中頻的方法比較，本實用新型采用的技術具有低噪聲、低電磁抗干擾、低功耗、高速(且速率可調)的傳輸能力、速率可配置、無插損的優點。尤其是本實用新型能準確傳輸數字中頻信號充分體現了抗干擾的優點，并能根據需要調整傳輸速率。

四、附圖說明

圖1是本實用新型數字中頻信號LVDS總線傳輸的硬件方框圖

圖2是本實用新型LVDS數據傳輸的工作原理框圖

圖3是本實用新型主程序流程圖

圖4是本實用新型FPGA主程序流程圖

圖5是本實用新型LVDS接口控制器電路圖

圖6-7均是本實用新型FPGA接口電路

圖8是DSP電路

圖9是前端中頻采樣處理單元框圖，

五、具體實施方式

1、本實用新型的硬件原理框圖