[實用新型]低擺幅差分信號總線傳輸數字中頻的裝置有效
| 申請號： | 200820030808.4 | 申請日： | 2008-01-11 |
| 公開（公告）號： | CN201226528Y | 公開（公告）日： | 2009-04-22 |
| 發明（設計）人： | 王洪強 | 申請（專利權）人： | 熊貓電子集團有限公司;南京熊貓電子股份有限公司;南京熊貓漢達科技有限公司 |
| 主分類號： | H04L25/02 | 分類號： | H04L25/02 |
| 代理公司： | 南京天翼專利代理有限責任公司 | 代理人： | 湯志武;王鵬翔 |
| 地址： | 210002江*** | 國省代碼： | 江蘇;32 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 低擺幅差分 信號 總線 傳輸 數字 中頻 裝置 | ||
1、低擺幅差分信號總線傳輸數字中頻的裝置，其特征是包括DSP芯片及EEPROM、SDRAM構成的DSP處理裝置，FPGA器件，LVDS差分傳輸控制單元，AD和DA及外圍控制電路構成；AD和DA連接FPGA器件的端口，DSP處理裝置與FPGA器件的數據與控制端口相連接；LVDS差分傳輸控制單元包括LVDS驅動芯片構成的控制器，LVDS驅動芯片構成的控制器實現雙向數據傳輸并與FPGA器件的控制端口相一連接；LVDS差分傳輸控制單元包括由DSP處理裝置和FPGA器件構成前端中頻采樣處理、基帶處理和基帶LVDS差分傳輸控制單元；LVDS差分傳輸控制單元還包括信號處理板和信道板，設有并/串轉換發送模塊和串/并轉換接收模塊，信號處理板和信道板通過平衡變換差分電纜連接；LVDS差分傳輸控制單元還設有并/串轉換發送模塊和串/并轉換接收模塊；在信號處理板上，DSP處理機通過外部總線向FPGA發送緩存區內寫入數據，FPGA通過DSP的主機口完成與DSP存儲空間的數據交換。在信道板上，FPGA通過LVDS控制器和信號處理板進行數據交換；在收信工作時，將模擬中頻信號經高速A/D采樣后的數字信號經中頻數字化處理后通過外部總線輸出到FPGA緩沖存儲器內，在FPGA內完成數據的組幀解幀轉換控制，并通過LVDS控制器接口經差分平衡輸出到信號處理板；在發信工作時，數據通過平衡電纜傳輸至信道接收板，在信道接收板內，數據經串/并轉換后，送至DSP接口控制電路進行中頻數據解調。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于熊貓電子集團有限公司;南京熊貓電子股份有限公司;南京熊貓漢達科技有限公司，未經熊貓電子集團有限公司;南京熊貓電子股份有限公司;南京熊貓漢達科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200820030808.4/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種自動化點餐和結算設備
- 下一篇：交流電工表
