[發明專利]TFT-LCD陣列基板及其制造方法

有效

• 申請號: 200810241197.2
• 申請日: 2008-12-26
• 公開（公告）號: CN101770121A
• 公開（公告）日: 2010-07-07
• 發明（設計）人: 劉翔
• 申請（專利權）人: 北京京東方光電科技有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;H01L27/12;H01L21/84
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 劉芳

技術領域

本發明涉及一種薄膜晶體管液晶顯示器制造方法，尤其是一種薄膜晶體 管液晶顯示器(Thin?Film?Transistor?Liquid?Crystal?Display，簡稱 TFT-LCD)陣列基板及其制造方法。

背景技術

TFT-LCD具有體積小、功耗低、無輻射等特點，在當前的平板顯示器市 場占據了主導地位。對于TFT-LCD來說，陣列基板結構以及制造工藝決定了 其產品性能、成品率和價格。

為了有效地降低TFT-LCD的價格、提高成品率，TFT-LCD陣列基板結構 的制造工藝逐步得到簡化，從開始的七次構圖(7mask)工藝已經發展到目 前基于狹縫光刻技術的四次構圖(4mask)工藝。

現有技術中四次構圖工藝采用灰色調或半色調掩模板，通過一次構圖工 藝完成有源層、數據線、源電極、漏電極和TFT溝道區域圖形的制作。其工 藝過程具體為：首先，通過第一次構圖工藝形成柵線和柵電極；隨后在形成 有柵線和柵電極的基板上連續沉積柵絕緣薄膜、半導體薄膜、摻雜半導體薄 膜和源漏金屬薄膜；接著進行采用狹縫光刻技術的第二次構圖工藝，利用灰 色調或半色調掩模板，通過濕法刻蝕、多步刻蝕(半導體層刻蝕→灰化→干 法刻蝕→摻雜半導體層刻蝕)形成數據線、有源層、源漏電極和TFT溝道圖 形；然后沉積鈍化薄膜，通過第三次構圖工藝在鈍化層上形成過孔；最后沉 積透明導電薄膜，通過第四次構圖工藝形成像素電極。

現有技術四次構圖工藝中存在如下的問題：在干法刻蝕歐姆接觸層時， 為了保證完全刻蝕掉TFT溝道區域的歐姆接觸層，同時考慮到沉積薄膜的均 一性和刻蝕均一性的要求，一般都要過刻，即需要刻蝕掉一部分半導體層， 因此半導體層需要做得比較厚，厚度一般為100-300nm；TFT的關態電流為 Ioff=q(nμe+pμp)WdsLVds,]]>其中q為電子的電荷量，n為電子密度，p為空穴 密度，μ_e為電子遷移率，μ_p為空穴遷移率，W為TFT溝道的寬度，L為 TFT溝道的長度，ds為TFT溝道處有源層的厚度，V_ds為源電極和漏電極之 間的電勢，由上述公知可知，隨著有源層厚度的增加，TFT的關態電流增 大，縮短了TFT像素電極電荷的保持時間，直接影響了TFT的性能。此外， 增加半導體層的厚度，還會增加歐姆接觸層與TFT溝道之間的接觸電阻， 從而降低了遷移率。

發明內容

本發明的目的在于提供一種TFT-LCD陣列基板及其制造方法，克服現有 技術四次構圖工藝中半導體層較厚造成的TFT關態電流過大，像素電極電荷 保持時間變短，影響TFT的性能的缺陷。

為了實現上述目的，本發明提供了一種TFT-LCD陣列基板，包括柵線和 數據線，柵線和數據線限定的像素區域內形成有像素電極和薄膜晶體管， 其中，所述薄膜晶體管中的半導體層與歐姆接觸層之間設置有阻止半導體 層被刻蝕的阻擋層。

為了實現上述目的，本發明還提供了一種TFT-LCD陣列基板制造方法， 包括：

步驟1、在基板上沉積一層柵金屬薄膜，通過第一次構圖工藝形成柵電 極和柵線的圖形；

步驟2、在完成步驟1的基板上沉積柵絕緣薄膜、半導體薄膜和阻擋薄 膜，通過第二次構圖工藝形成半導體層和阻擋層的圖形，該阻擋層用于阻止 半導體層被刻蝕；

步驟3、在完成步驟2的基板上沉積歐姆接觸薄膜、透明導電薄膜、源 漏金屬薄膜和鈍化薄膜，通過第三次構圖工藝形成源電極、漏電極、溝道、 數據線、像素電極和鈍化層的圖形。