[發明專利]基于存儲器知識產權核的嵌入式可編程存儲器

有效

• 申請號: 200810240357.1
• 申請日: 2008-12-17
• 公開（公告）號: CN101751980A
• 公開（公告）日: 2010-06-23
• 發明（設計）人: 楊海鋼;楊金林
• 申請（專利權）人: 中國科學院電子學研究所
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

1.一種基于存儲器知識產權核的嵌入式可編程存儲器，其特征在于， 包括DP-SRAM知識產權核、A端口輸入電路、B端口輸入電路、A端口 輸出電路、B端口輸出電路、控制模塊、數據寄存器、標志寄存器和地址 寄存器；其中，DP-SRAM知識產權核是利用Memory-Compiler生成的雙 端口靜態隨機存儲器知識產權核；A端口輸入電路和B端口輸入電路用于 將可編程存儲器A/B端口輸入的數據進行轉換以符合知識產權核對數據 的要求；A端口輸出電路和B端口輸出電路用于組合知識產權核兩個端口 輸出的數據和數據寄存器的數據，然后送到可編程存儲器輸出；控制模塊 用于通過比較地址和讀寫指示信號，來控制數據的流向；數據寄存器是N 比特的寄存器，用于保存數據寄存器在發生第一次讀寫沖突后的任一時刻 通過可編程存儲器A/B端口寫入到知識產權核中某行N比特的部分或全 部的最新數據；標志寄存器是N比特的，用于標明數據寄存器中對應比特 是否是最新的有效數據；地址寄存器用于保存數據寄存器中的數據對應在 知識產權核的m比特地址值。

2.根據權利要求1所述的基于存儲器知識產權核的嵌入式可編程存 儲器，其特征在于，所述DP-SRAM知識產權核是一個通用的雙端口同步 靜態存儲器知識產權核，其端口數據位存儲寬度為N，存儲深度為M，地 址總線位寬m為ceil(log₂M)，ceil為向上取整函數，在考慮訪問位寬編程 為一比特的情況，最大地址為M×N，可編程存儲器的地址總線位寬t為 ceil(log₂(M×N))。

3.根據權利要求2所述的基于存儲器知識產權核的嵌入式可編程存 儲器，其特征在于，所述端口數據位存儲寬度N為36，存儲深度M為128。

4.根據權利要求1所述的基于存儲器知識產權核的嵌入式可編程存 儲器，其特征在于，所述數據寄存器由N比特組成，用于保存知識產權核 中的某一行的全部或者部分數據；當存儲器的兩個端口同時對知識產權核 的某一行進行至少一個是寫操作的讀寫訪問時，數據寄存器緩存其中一個 端口的寫數據；假若此時數據寄存器中已經有數據，則兩種可能處理方法， 一是已有數據和新數據是對應于知識產權核的同一行，則用新的數據更新 存儲器；二是如果不同行，則數據寄存器中的數據寫入知識產權核，新數 據寫入數據寄存器。

5.根據權利要求1所述的基于存儲器知識產權核的嵌入式可編程存 儲器，其特征在于，所述標志寄存器由N比特組成，每一比特指示數據寄 存器的對應位置的數據是否真實有效。

6.根據權利要求1所述的基于存儲器知識產權核的嵌入式可編程存 儲器，其特征在于，所述標志寄存器與數據寄存器保持同步關系，端口向 數據寄存器寫入數據時，也要置標志寄存器的對應位為高；同樣，在數據 寄存器向知識產權核寫入數據后，也同時把標志寄存器的所有位清零，待 下一次再向數據寄存器寫入數據時再設置相應的標志位。

7.根據權利要求1所述的基于存儲器知識產權核的嵌入式可編程存 儲器，其特征在于，所述地址寄存器由m比特組成，當數據寄存器保存了 有效數據時，地址寄存器記錄下該行的地址值；數據寄存器緩存數據，地 址寄存器指明該緩存數據的對應于知識產權核的存儲地址，而標志寄存器 則指明N位的數據寄存器中那些位是有效的；兩個端口進行讀寫操作時， 先把地址的高m位與m位的緩存地址進行比較。

8.根據權利要求1所述的基于存儲器知識產權核的嵌入式可編程存 儲器，其特征在于，該嵌入式可編程存儲器支持用戶的對其位寬、端口數 量、同步/異步輸出等屬性的可編程設計，支持包模式、單端口、簡單雙端 口和真雙端口等工作模式，采用兩個端口共用的一個N位的數據寄存器來 緩存兩個端口產生讀寫沖突時的寫數據，采用兩個端口共用的一個N位的 標志寄存器來標明數據寄存器中有效數據位，采用兩個端口共用的一個m 位的地址寄存器來鎖存數據對于該存儲器的行地址。