[發明專利]準循環移位低密度校驗碼的數據存儲與預編碼器

無效

• 申請號: 200810232399.0
• 申請日: 2008-11-25
• 公開（公告）號: CN101409563A
• 公開（公告）日: 2009-04-15
• 發明（設計）人: 李穎;郭旭東;馬卓;劉景偉
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 陜西電子工業專利中心
• 代理人: 王品華;黎漢華

1.一種準循環移位低密度校驗碼的數據存儲與預編碼器，包括：

數據存儲單元，用于存儲數據信息，它設有一個信息比特輸入端口、一個狀態選擇輸入端口、一個信息比特輸出端口和一個數據輸出端口；

預編碼單元，用于對所存儲數據信息進行預編碼操作，并產生預編碼比特，它設有一個數據輸入端口和一個預編碼比特輸出端口；

所述的數據存儲單元的數據輸出端口與所述的預編碼單元的數據輸入端口相連。

2.根據權利要求1所述的數據存儲與預編碼器，其特征在于：所述的數據存儲單元由k個長度為z的并聯雙態移位寄存器組成，每個雙態移位寄存器設有一個狀態選擇輸入端口、一個信息比特輸入端口和一個信息比特輸出端口，k＞1，z＞1。

3.根據權利要求1所述的數據存儲與預編碼器，其特征在于：所述的預編碼單元由m個并聯模二加法器構成，每個模二加法器設有一個預編碼比特輸出端口和n個數據輸入端口，n的取值與低密度校驗碼的校驗矩陣中對應行的第1列至第k列的非負值個數相等，m＞1。

4.根據權利要求2所述的數據存儲與預編碼器，其特征在于：所述的每個雙態移位寄存器由一個二選一選擇器和z個D觸發器依次連接構成，每個二選一選擇器的第一數據輸入端口(1)作為整個數據存儲單元的信息比特輸入端口，第二數據輸入端口(2)與其對應的雙態移位寄存器中的第0個D觸發器相連，每個二選一選擇器的輸出端口與其對應的雙態移位寄存器中的第z-1個D觸發器相連，z＞1。

5.根據權利要求2所述的數據存儲與預編碼器，其特征在于：每個雙態移位寄存器中的第0個D觸發器引出一條輸出線，所有k條輸出線上的輸出構成數據存儲與預編碼器輸出的k個信息比特。

6.根據權利要求3所述的數據存儲與預編碼器，其特征在于：每個模二加法器的輸出端口引出一條輸出線，所有m條輸出線上的輸出構成數據存儲與預編碼器產生的m個預編碼比特。

7.根據權利要求1所述的數據存儲與預編碼器，其特征在于：所述的數據存儲單元的數據輸出端口與所述的預編碼單元的數據輸入端口相連，是將k_b個雙態移位寄存器中的D觸發器與預編碼單元中m個模二加法器的數據輸入端口根據校驗矩陣中的第1列至第k列的非負值的大小和位置進行連接。

8.根據權利要求7所述的數據存儲與預編碼器，其特征在于：k個雙態移位寄存器中的D觸發器與m個模二加法器根據校驗矩陣中第1列至第k列的非負值的大小和位置進行連接，具體關系為，當校驗矩陣中第i列有d_i個非負值，且該d_i個非負值的取值分別為l_i，1，l_i，2，…，依次位于校驗矩陣的i₁，i₂，…，行時，則從第i個雙態移位寄存器中的第l_i，1，l_i，2，…，個D觸發器各引出一條輸出線，并將這些輸出線依次與第i₁，i₂，…，個模二加法器進行連接，其中i＝1，...，k，0<i1,i2,···,idi<m,]]>0<li,1,li,2,···,li,di<z-1,]]>k＞1，z＞1，m＞1。