[發(fā)明專利]基于數(shù)學(xué)形態(tài)學(xué)的集成電路版圖優(yōu)化方法

無效

• 申請?zhí)枺?/td>: 200810231787.7
• 申請日: 2008-10-17
• 公開（公告）號(hào): CN101419643A
• 公開（公告）日: 2009-04-29
• 發(fā)明（設(shè)計(jì)）人: 王俊平;郝躍;方敏
• 申請（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 陜西電子工業(yè)專利中心
• 代理人: 王品華;黎漢華

1.一種基于數(shù)學(xué)形態(tài)學(xué)的集成電路版圖優(yōu)化方法，包括如下過程：

a.將待估計(jì)的集成電路各層平面版圖按線網(wǎng)編號(hào)；

b.對(duì)于平面版圖上各線網(wǎng)對(duì)，提取由冗余物缺陷引起的短路帶權(quán)關(guān)鍵面積；

c.對(duì)所提取的短路帶權(quán)關(guān)鍵面積按線網(wǎng)對(duì)排序，并依據(jù)排序順序依次對(duì)版圖進(jìn)行第一次優(yōu)化，即改變版圖的線網(wǎng)對(duì)間的距離，以減少短路帶權(quán)關(guān)鍵積；

d.對(duì)于平面版圖上各線網(wǎng)，提取由丟失物缺陷引起的開路帶權(quán)關(guān)鍵面積；

e.對(duì)于所提取的開路帶權(quán)關(guān)鍵面積，按線網(wǎng)排序，并依據(jù)排序結(jié)果依次對(duì)版圖進(jìn)行第二次優(yōu)化，即加寬線網(wǎng)，使其開路待權(quán)關(guān)鍵面積減少；

f.重復(fù)過程b到e，直到優(yōu)化完各層平面版圖為止。

2.根據(jù)權(quán)利1所述的方法，其中步驟a所述的將待估計(jì)的集成電路各層平面版圖按線網(wǎng)編號(hào)，按如下過程進(jìn)行：

a1.將版圖解碼形成兩色的多層平面版圖；

a2.將各層平面版圖轉(zhuǎn)化為二值圖；

a3.按列遞增的順序賦予二值圖中各連通區(qū)域即線網(wǎng)以編號(hào)。

3.根據(jù)權(quán)利1所述的方法，其中步驟b所述的提取由冗余物缺陷引起的短路帶權(quán)關(guān)鍵面積，按如下過程進(jìn)行：

b1.對(duì)已標(biāo)識(shí)的線網(wǎng)，確定各線網(wǎng)對(duì)的可視性；

b2.計(jì)算每一對(duì)可視線網(wǎng)對(duì)(N₁，N₂)的短路帶權(quán)關(guān)鍵面積A_sss(N₁，N₂)為：

Asss(N1,N2)=Σd(Xc,Yc)∈M(AS(Xc,Yc,N1,N2)*P(Xc,Yc)*PW(Xc,Yc))]]>

式中，

SN₁＝ASD(X_c，Y_c，N₁，N₂)∩N₁，

SN₂＝ASD(X_c，Y_c，N₁，N₂)∩N₂，

U為并運(yùn)算符號(hào)，∩為交運(yùn)算符號(hào)，

ASD(X_c，Y_c，N₁，N₂)是線網(wǎng)N₁對(duì)隨機(jī)缺陷d(Xc，Yc)的數(shù)學(xué)形態(tài)學(xué)膨脹運(yùn)算和線網(wǎng)N₂對(duì)隨機(jī)缺陷d(Xc，Yc)的數(shù)學(xué)形態(tài)學(xué)膨脹運(yùn)算的交集，

A_S(X_c，Y_c，N₁，N₂)為線網(wǎng)對(duì)(N₁，N₂)間的短路關(guān)鍵面積，

P_w(X_c，Y_c)為缺陷d(Xc，Yc)在線網(wǎng)對(duì)(N₁，N₂)間的空白區(qū)域N_w上的概率，

M為當(dāng)前工序?qū)尤毕莸募希?/p>

d(Xc，Yc)為任意形狀的缺陷，d(X_c，Y_c)∈M，(Xc，Yc)為缺陷的形心，

P(X_c，Y_c)為缺陷d(Xc，Yc)在粒徑上發(fā)生的概率，

A_sss(N₁，N₂)為線網(wǎng)對(duì)(N₁，N₂)的帶權(quán)關(guān)鍵面積。