[發(fā)明專利]一種電路板及其設(shè)計方法無效
| 申請?zhí)枺?/td> | 200810224532.8 | 申請日: | 2008-10-20 |
| 公開(公告)號: | CN101394709A | 公開(公告)日: | 2009-03-25 |
| 發(fā)明(設(shè)計)人: | 商松 | 申請(專利權(quán))人: | 北京巨數(shù)數(shù)字技術(shù)開發(fā)有限公司 |
| 主分類號: | H05K1/18 | 分類號: | H05K1/18 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 100085北京市海淀區(qū)*** | 國省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 電路板 及其 設(shè)計 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及電路板設(shè)計技術(shù)領(lǐng)域,特別涉及一種電路板的設(shè)計方法及一種電路板。
背景技術(shù)
現(xiàn)階段,各種電子產(chǎn)品中電路板的設(shè)計已經(jīng)變得尤為重要。電路板上,通常含有電源接口、信號輸入接口模塊及信號輸出接口,并且會連接有各種電子器件,例如連接有電阻、電容、電感線圈、電源芯片、驅(qū)動芯片、輸入控制芯片、輸出控制芯片,邏輯控制芯片等等,以實現(xiàn)電路板不同的功能。目前,如何更優(yōu)化芯片間的連線,及如何更加節(jié)省電路板的面積,是在電路板設(shè)計時需要重點考慮的。
目前,電路板設(shè)計的過程中通常根據(jù)已確定元件及功能的需要,考慮預(yù)留焊盤的位置,如果電路板制作完成后,想要實現(xiàn)其他功能或芯片連接,只能重新更換電路板。這樣就會造成成本的巨大浪費。
因此,現(xiàn)有技術(shù)存在缺陷,有待于進一步改進和發(fā)展。
發(fā)明內(nèi)容
本發(fā)明目的在于提供了一種電路板的設(shè)計方法及一種電路板。
本發(fā)明的技術(shù)方案如下:
一種電路板的設(shè)計方法,包含如下步驟:
A、設(shè)置至少二組集成電路芯片,其中,各組集成電路芯片分別包括至少一個芯片;
B、按照預(yù)設(shè)位置排布各組集成電路芯片;
C、任一組集成電路芯片在所述電路板上的焊盤位置,與其它組集成電路芯片在所述電路板上的焊盤位置對應(yīng)設(shè)置,共用至少一定義相同的電路板連線。
所述設(shè)計方法,其中,步驟A中,將各組集成電路芯片的類型設(shè)為相同或相異。
所述設(shè)計方法,其中,至少采用以下封裝形式其中之一,對各組集成電路芯片中的芯片進行封裝:所述封裝形式包括DIP雙列直插式封裝、SOP小外型封裝、PLCC塑封有引線芯片載體、LCCC無引線陶瓷封裝載體、QFP方形扁平封裝、BGA球柵陣列封裝及PGA針柵陣列封裝。
所述設(shè)計方法,其中,步驟B中,所述按預(yù)設(shè)位置排布,包括按直線排布、非直線排布或交錯排布;其中,在排布各集成電路芯片組中的各芯片時,將其間隔設(shè)為至少1個管腳的標(biāo)準(zhǔn)焊盤間距;或者,將各集成電路芯片組之間的間隔設(shè)為至少1個管腳的標(biāo)準(zhǔn)焊盤間距。
所述設(shè)計方法,其中,步驟C中,所述共用至少一定義相同的電路板連線,包括對于至少有分別屬于不同組集成電路芯片的兩個芯片,將各芯片分別有至少一管腳與其它芯片的管腳設(shè)為一組對應(yīng)管腳,每組對應(yīng)管腳共用一定義相同的電路板連線,連接每組對應(yīng)管腳;其中,各組對應(yīng)管腳共用一定義相同的電路板連線,包括采用物理方式連接,或者,共用所述電路板上的線路、焊點或元件。
所述設(shè)計方法,其中,步驟C中,各組集成電路芯片分別獨立使用電路板連線進行連接,或者,獨立使用所述電路板上的線路、焊點或元件進行連接。
一種電路板,其中,所述電路板設(shè)置至少二組集成電路芯片;
各組集成電路芯片按預(yù)設(shè)位置排布,其中,各組集成電路芯片分別包括至少一個芯片;
任一組集成電路芯片在所述電路板上的焊盤位置,與其它組集成電路芯片在所述電路板上的焊盤位置對應(yīng)設(shè)置,共用至少一定義相同的電路板連線。
所述的電路板,其中,還包含電源模塊、信號輸入接口模塊及信號輸出接口模塊,各組集成電路芯片以串聯(lián)或并聯(lián)方式后,分別與電源模塊、信號輸入接口模塊、信號輸出接口模塊相連接。
所述電路板,其中,各組集成電路芯片的類型相同或相異。
所述電路板,其中,各組集成電路芯片至少采用以下封裝形式其中之一:DIP雙列直插式封裝、SOP小外型封裝、PLCC塑封有引線芯片載體、LCCC無引線陶瓷封裝載體、QFP方形扁平封裝、BGA球柵陣列封裝及PGA針柵陣列封裝。
所述電路板,其中,所述按預(yù)設(shè)位置排布,包括按直線排布、非直線排布或交錯排布;其中,在各集成電路芯片組中,各芯片的間隔為至少1個管腳的標(biāo)準(zhǔn)焊盤間距;或者,各集成電路芯片組之間的間隔為至少1個管腳的標(biāo)準(zhǔn)焊盤間距。
所述電路板,其中,所述共用至少一定義相同的電路板連線,包括至少有分別屬于不同組集成電路芯片的兩個芯片,各芯片分別有至少一管腳與其它芯片的管腳作為一組對應(yīng)管腳,每組對應(yīng)管腳共同采用一定義相同的電路板連線;其中,各組對應(yīng)管腳共同采用一定義相同的電路板連線,包括采用物理方式連接,或者,共用所述電路板上的線路、焊點或元件。
所述電路板,其中,各組集成電路芯片分別獨立使用電路板連線,或者,獨立使用所述電路板上的線路、焊點或元件。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于北京巨數(shù)數(shù)字技術(shù)開發(fā)有限公司,未經(jīng)北京巨數(shù)數(shù)字技術(shù)開發(fā)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810224532.8/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 針織設(shè)計裝置和設(shè)計方法、設(shè)計程序
- 燈具(設(shè)計1?設(shè)計3)
- 頭燈(設(shè)計1?設(shè)計2?設(shè)計3)
- LED透鏡(設(shè)計1、設(shè)計2、設(shè)計3)
- 設(shè)計用圖形設(shè)計桌
- 手機殼(設(shè)計1設(shè)計2設(shè)計3設(shè)計4)
- 機床鉆夾頭(設(shè)計1設(shè)計2設(shè)計3設(shè)計4)
- 吹風(fēng)機支架(設(shè)計1設(shè)計2設(shè)計3設(shè)計4)
- 設(shè)計桌(平面設(shè)計)
- 設(shè)計臺(雕塑設(shè)計用)





