[發(fā)明專(zhuān)利]半導(dǎo)體裝置及其制造方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200810215742.0
• 申請(qǐng)日: 2008-09-09
• 公開(kāi)（公告）號(hào): CN101388411A
• 公開(kāi)（公告）日: 2009-03-18
• 發(fā)明（設(shè)計(jì)）人: 土明正勝
• 申請(qǐng)（專(zhuān)利權(quán)）人: 株式會(huì)社東芝
• 主分類(lèi)號(hào): H01L29/78
• 分類(lèi)號(hào): H01L29/78;H01L29/43;H01L27/092;H01L21/336;H01L21/28
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專(zhuān)利商標(biāo)事務(wù)所
• 代理人: 許海蘭

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)基于2007年9月12日在日本提交的日本專(zhuān)利申請(qǐng)?zhí)?007-236710并要求其優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)參考結(jié)合于此。

技術(shù)領(lǐng)域

【0001】

本發(fā)明涉及具備MOSFET的半導(dǎo)體裝置及其制造方法。

背景技術(shù)

【0002】

以高頻移動(dòng)通信的驚人普及為代表，借助超高速高功能半導(dǎo)體裝置的實(shí)現(xiàn)，社會(huì)生活的信息化正在明顯地進(jìn)行中。與此同時(shí)，對(duì)它們中采用的各個(gè)半導(dǎo)體元件的高速化、微細(xì)化、大規(guī)模集成化、單芯片化的要求也隨著時(shí)間而增加。但是，在考慮作為這些半導(dǎo)體元件的主要構(gòu)成要素的MOSFET的微細(xì)化、高速化時(shí)，伴隨有各種困難。

【0003】

例如，隨著MOSFET的溝道長(zhǎng)度即柵極電極長(zhǎng)度的縮小，閾值電壓降低(短溝道效應(yīng))。若形成與半導(dǎo)體電路的設(shè)計(jì)時(shí)意圖的閾值電壓不同的元件，則引起與設(shè)計(jì)意圖不同的元件動(dòng)作，損害整個(gè)電路的功能。而且，由于閾值電壓依存于柵極電極的加工尺寸，即使是少量的加工偏移，也不可能獲得目標(biāo)特性的元件，在需要大量的均一元件的半導(dǎo)體電路如DRAM(Dynamic?Random?Access?Memory：動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)的制造中，非常不方便。

【0004】

這樣的短溝道效應(yīng)，是由MOSFET的源極電極及漏極電極部分中的電場(chǎng)失真隨著溝道長(zhǎng)度的縮小而影響到溝道部分中央的附近而導(dǎo)致的。該影響可以通過(guò)使源極區(qū)域及漏極區(qū)域形成的pn結(jié)的結(jié)位置接近半導(dǎo)體表面，即，使pn結(jié)“變淺”來(lái)避免。但是，若只是使pn結(jié)變淺，則由此構(gòu)成的源極電極及漏極電極的電阻增大，阻礙在元件中傳遞的信號(hào)的高速傳達(dá)。

【0005】

為了應(yīng)對(duì)該問(wèn)題而實(shí)現(xiàn)源極電極及漏極電極的低電阻化，將源極區(qū)域及漏極區(qū)域的上部的一部分與金屬化合(硅化(silicide化))。作為用于進(jìn)行硅化的金屬種類(lèi)，使用Co、Ti、Ni這樣的元素。這些元素中，在采用細(xì)線形狀時(shí)不會(huì)觀察到電氣電阻的上升(細(xì)線效應(yīng))、可以與微細(xì)化LSI對(duì)應(yīng)的硅化用金屬種類(lèi)是Ni。Si和Ni的金屬化合反應(yīng)(硅化反應(yīng))可以以低于CoSi₂的形成溫度即800℃的溫度450℃進(jìn)行，此時(shí)，形成作為低電氣電阻相的稱為NiSi的相。NiSi相若進(jìn)一步執(zhí)行高溫的熱處理，則在750℃左右轉(zhuǎn)移到電氣電阻高的稱為NiSi₂的最終相。用于LSI時(shí)，形成電阻率小的NiSi相。

【0006】

但是，形成低電阻相的NiSi后，為了獲得該硅化層和金屬布線的電氣接合，必須進(jìn)行500℃、90分左右的低溫?zé)崽幚恚谴藭r(shí)，報(bào)告發(fā)生了Ni原子急速擴(kuò)散，僅通過(guò)該熱處理就達(dá)到140nm的深度的狀況(例如，參照M.Tsuchiaki，Jpn.J.Appl.Phys.，Vol.43，p.5166(2004))。

【0007】

這樣，金屬原子的高速擴(kuò)散不可避免地在金屬和硅的接觸面進(jìn)行。通過(guò)深度侵入硅基板的金屬原子，在硅禁帶中，形成導(dǎo)致漏電流產(chǎn)生的能級(jí)。當(dāng)然，若在源極區(qū)域及漏極區(qū)域的結(jié)部分形成能級(jí)，則在此產(chǎn)生漏電流。電流經(jīng)由源極區(qū)域及漏極區(qū)域的結(jié)而漏出后，元件的動(dòng)作受損，在DRAM等的存儲(chǔ)元件中，寫(xiě)入的信息丟失，半導(dǎo)體裝置的本來(lái)的功能喪失。

【0008】

為了應(yīng)對(duì)這樣的問(wèn)題，以往采用：在要形成源極電極及漏極電極的半導(dǎo)體基板的表面部分，選擇性地追加形成半導(dǎo)體物質(zhì)(例如硅)，使該區(qū)域的表面移動(dòng)到原來(lái)的半導(dǎo)體表面即形成了溝道的面的上方，經(jīng)由該追加形成的表面，進(jìn)行源極區(qū)域及漏極區(qū)域的pn結(jié)的形成及硅化層的形成，從而使結(jié)的位置相對(duì)于本來(lái)的半導(dǎo)體表面即形成了溝道的面而言較淺，但相對(duì)于追加形成的表面則較深，從而可確保形成源極區(qū)域及漏極區(qū)域的電極部分的厚度(擴(kuò)散層的厚度)這樣的高架源極/漏極法(Elevated?source?drain?method)。這樣的選擇硅生長(zhǎng)是可以采用外延生長(zhǎng)法來(lái)實(shí)現(xiàn)的。

【0009】

但是，在與柵極電極鄰接的區(qū)域，選擇硅生長(zhǎng)膜的膜厚變薄。因而，從沉積了金屬的層到結(jié)面的最短距離由該部分決定，即使如何加厚選擇硅生長(zhǎng)膜，抑制結(jié)漏電流的功能也有限。

【0010】

結(jié)果，若在柵極電極的附近形成的結(jié)極淺的源極/漏極擴(kuò)展區(qū)域上追加形成硅層并將其硅化，則立即產(chǎn)生大的結(jié)漏電流。因此，無(wú)法在源極/漏極擴(kuò)展區(qū)域上形成金屬化合層，該部分的電氣電阻變得非常高，產(chǎn)生大的電位降。即，對(duì)元件施加的電位無(wú)法充分傳達(dá)到溝道部分，妨礙高驅(qū)動(dòng)力的MOSFET的實(shí)現(xiàn)。

【0011】