[發(fā)明專利]DMOS晶體管及其制造方法

無效

• 申請?zhí)枺?/td>: 200810215630.5
• 申請日: 2008-09-08
• 公開（公告）號: CN101383289A
• 公開（公告）日: 2009-03-11
• 發(fā)明（設計）人: 金大榮
• 申請（專利權）人: 東部高科股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京康信知識產權代理有限責任公司
• 代理人: 李丙林;張 英

本申請要求于2007年9月7日遞交的第10-2007-0090851號韓國專利申請的優(yōu)先權，其全部內容結合于此作為參考。

技術領域

本發(fā)明實施例涉及一種DMOS晶體管，更具體地，涉及一種具有溝槽柵極結構的雙擴散金屬氧化物半導體(DMOS)晶體管。

背景技術

高壓集成電路可以包括集成在單個芯片中的高壓器件和低壓器件。這種高壓集成電路可以包含在大規(guī)模集成電路(LSI)中，該大規(guī)模集成電路驅動平板顯示器，諸如，薄膜晶體管液晶顯示器(TFT-LCD)、等離子體顯示板(PDP)或有機發(fā)光二極管(OLED)。這種高壓集成電路可以進一步包含在驅動交通工具的LSI中和/或在驅動電動機的LSI中。

高壓器件包括雙擴散金屬氧化物半導體(DMOS)晶體管、絕緣柵雙極晶體管(IGBTs)、擴展漏極(extended?drain)金屬氧化物半導體(EDMOS)晶體管以及橫向雙擴散(lateral?double-diffused)金屬氧化物半導體晶體管。DMOS晶體管起開關(switch)的作用，并且是一種即使在低的柵極電壓下仍能夠表現(xiàn)高切換功能的功率晶體管。由于具有相對低的導通電阻和相對高的擊穿電壓，DMOS晶體管也能夠驅動相對高的電流。

在包括這種高壓器件的高壓集成電路中，由于同時實施用于低壓器件的工藝和用于高壓器件的工藝，所以必須將高壓器件制造成水平結構，并且，為了在水平結構中施加高電壓，漂移區(qū)(driftregion)必須實現(xiàn)在柵極和漏極之間。

圖1A到圖1C是示出了制造DMOS晶體管的現(xiàn)有技術過程的視圖。如圖1A中所示，N型外延層12在N型共漏極襯底(common?drainsubstrate)11上生長。然后，在外延層12上實施P型雜質諸如硼離子的離子注入來以預定的深度形成P阱(P-well)13。為了提高器件的擊穿電壓，N型外延層12以低濃度摻雜并且形成具有相對高的厚度。然后，為了使器件相互隔離，在N型外延層12上形成場氧化物(field?oxide)14。

如圖1B中所示，在形成場氧化物14之后，實施氧化(oxidation)以形成柵氧化物15。然后，沉積用作柵電極的多晶硅16，并隨后向多晶硅16中摻入磷。然后，在多晶硅16上沉積氧化物和氮化物以形成具有氧化物/氮化物的電介質(dielectrics)17。然后，沉積第一高溫低壓介電(high?temperature?low?pressure?dielectric)(HLD)氧化物18。然后，實施光蝕刻(photo?etching)以圖樣化柵極，沉積第二HLD氧化物，并實施蝕刻以在柵極上形成隔離件(spacer)19。

如圖1C中所示，實施體光刻工藝(bulk?photolithographyprocess)、高濃度注入工藝以及退火工藝以形成源區(qū)20。雖然在圖中沒有示出，但是同樣實施了常規(guī)接觸形成工藝(general?contactforming?process)及襯墊沉積(pad?deposition)。

在上述現(xiàn)有技術的DMOS晶體管中，由于擊穿電壓，漂移區(qū)需要預定的長度，這導致高壓器件的面積(area)增加以及每單位面積的傳導阻抗(conductive?resistance)增加。另外，由于高壓器件的漂移區(qū)在柵極的兩側形成，所以器件的面積進一步增加，而生產該器件的成本效率更低。

發(fā)明內容

通常，本發(fā)明示例性實施例涉及一種具有溝槽柵極結構的DMOS晶體管。在本發(fā)明的一些示例性實施例中，DMOS晶體管的溝槽柵極結構在具有相對窄的面積和具有降低的傳導阻抗時維持了擊穿電壓。

在本發(fā)明的一個示例性實施例中，制造DMOS晶體管的方法包括多個步驟。首先，通過雜質注入在半導體襯底上形成P型阱或N型阱。然后，通過注入與阱區(qū)的導電雜質(conductive?impurity)相反的導電雜質，在其中形成有阱區(qū)的那部分半導體襯底上形成漂移區(qū)。然后，在漂移區(qū)內形成用于在半導體襯底上形成柵極的溝槽。然后，在溝槽中形成柵氧化物和柵電極。最后，通過在柵電極的兩側注入與漂移區(qū)的導電雜質相同的導電雜質來形成源/漏區(qū)(source/drain?regions)。

在本發(fā)明的另一示例性實施例中，DMOS晶體管包括在具有預定下部結構的半導體襯底上形成的阱區(qū)、在形成于阱區(qū)中的溝槽的下部形成的柵氧化物、在溝槽上部形成的柵電極、在柵電極外部的阱區(qū)中形成的漂移區(qū)，以及在柵電極兩側的漂移區(qū)中形成的源/漏區(qū)。