[發明專利]閃存及其制造方法

無效

• 申請號: 200810215629.2
• 申請日: 2008-09-08
• 公開（公告）號: CN101383354A
• 公開（公告）日: 2009-03-11
• 發明（設計）人: 樸圣根
• 申請（專利權）人: 東部高科股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L29/06;H01L21/8247;H01L21/336;H01L21/265
• 代理公司: 北京康信知識產權代理有限責任公司
• 代理人: 李丙林;張 英

本申請基于35U.S.C119要求第10-2007-0090832號(于2007年9月7日遞交)韓國專利申請的優先權，其全部內容結合于此作為參考。

技術領域

本發明涉及一種半導體器件，更具體地，涉及一種閃存及其制造方法。

背景技術

半導體制造技術方面包括非易失性存儲器件，諸如浮柵(floating?gate)存儲器件或金屬絕緣體半導體(MIS)存儲器件，其中MIS存儲器件構成具有兩個或更多的多層介電層。浮柵存儲器件使用勢阱(potential?well)體現存儲特性，并且可以以電可擦除可編程只讀存儲器(EEPROM)隧道氧化物(ETOX)結構來構造。該ETOX結構是目前作為EEPROM被最廣泛應用的簡單堆疊結構，或是對每個單元都具有兩個晶體管的分裂柵結構(split?gatestructure)。另一方面，MIS型存儲器件使用存在于介電層主體(dielectric?layer?bulk)、介電層/介電層接觸面以及介電層/半導體接觸面處的陷阱(trap)來執行存儲功能。目前作為閃速EEPROM應用的金屬/硅氧化物氮化物氧化物半導體(MONOS/SONOS)結構是典型的實例。

閃存器件具有使各個單位單元(unit?cell)的源極相互連接以形成源極線的源極連接層。近年來，源極線已經作為閃存器件的源極連接層被廣泛地應用，上述源極線是通過用于實現閃存器件高度集成的自對準源極(self-aligned?source)(SAS)工藝獲得的摻雜物擴散層。

如實例圖1所示，形成源極線的方法包括在襯底110中形成淺溝槽隔離(shallow?trench?isolation)120以限定有源區130的步驟。如實例圖2所示，然后在有源區130上和/或上方形成層疊柵(stackgate)并在場區(field?region)中使用例如氧化膜填充淺溝槽隔離120，然后使用光刻膠掩模通過反應性離子蝕刻(RIE)來蝕刻淺溝槽隔離120以形成溝槽T。如實例圖3所示，通過雙離子注入，也就是，垂直離子注入(I_v)和傾斜離子注入(I_t)在形成溝槽T的襯底110中注入離子以形成共源極(common?source)140，該共源極140具有如實例圖4所示的互相連接的橫向延伸表面部分141和143以及垂直表面部分142。

如實例圖4所示，在側壁(SW)氧化之前通過化學干蝕刻(CDE)去除了由RIE引起的損害。特別地，通過CDE工藝去除了由于離子注入和氧化膜蝕刻(氧化物RIE)而受壓(stress)的部分。然而，這需要氧化膜和襯底之間的高蝕刻選擇性，并因此需要昂貴的設備，還需要附加的工藝。同樣，由于襯底和被蝕刻的淺溝槽隔離之間很高的梯級差(step?difference)，在后續的光工藝(photo?process)中降低了余量(margin)。當在淺溝槽隔離被蝕刻的那部分的谷狀部分處產生光刻膠(PR)殘余物時，還可能發生讀取失敗。例如，當PR殘余物產生在谷狀部分時，產生了氧化物蝕刻阻擋區(oxide?etchblock)。從而，阻擋了對凹陷的共源極(recessed?common?source)(RCS)的后續離子注入，結果源極線沒有被連接，因此，可能發生浮動現象(floating?phenomenon)。同樣，當蝕刻淺溝槽隔離時，造成了有源損害(active?damage)，結果需要對側壁(SW)進行退火(annealing)。當實施固化(curing)不當時，發生位錯(dislocation)，結果可能發生字線(W/L)應力失效(stressfailure)。

例如，在實施氧化物蝕刻的時侯，可能造成如下有源損害。當源極線被蝕刻時，由于應力在與其相鄰的有源區造成了損害。結果，引起W/L應力，從而，可能發生應力失效。同樣，在蝕刻淺溝槽隔離時，由于對控制柵極和浮柵的損害，額外地需要CDE工藝和SW退火步驟。當不適當地實施固化時，可能發生保持失敗(retentionfailure)。例如，在凹陷的共源極(RCS)處實施氧化物蝕刻的時候，僅在源區造成側面多晶硅損害(side?poly?damage)，結果當通過后續SW氧化形成氧化物時，氧化膜生長的比漏區薄。因此，發生保持失敗。為了消除這種現象，需要使用引起小損害的CDE設備來去除引起損害的區域。結果，需要附加的工藝。此外，使用CDE去除受損的區域是附加的蝕刻工藝，結果，增加了凹陷的共源極(RCS)的薄層電阻(sheet?resistance)R_s。

發明內容