[發明專利]半導體存儲裝置

無效

• 申請號: 200810215038.5
• 申請日: 2008-09-04
• 公開（公告）號: CN101383181A
• 公開（公告）日: 2009-03-11
• 發明（設計）人: 李銀石;李康設
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C11/4093;G11C11/407
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 楊林森;康建峰

1.一種半導體存儲裝置，包括：

段輸入/輸出線；

第一局部輸入/輸出線和第二局部輸入/輸出線，分別對應于所述段輸 入/輸出線；

輸入/輸出開關，被配置為響應于第一開關控制信號將段輸入/輸出線 選擇性地連接到所述第一局部輸入/輸出線；以及

假輸入/輸出開關，其連接到第二局部輸入/輸出線，但是不連接到所 述段輸入/輸出線。

2.如權利要求1所述的半導體存儲裝置，其中，所述段輸入/輸出線 和所述第一和第二局部輸入/輸出線均包括具有正線和負線的差分線。

3.如權利要求2所述的半導體存儲裝置，其中，所述輸入/輸出開關 包括：

第一MOS晶體管，其源極和漏極分別連接到所述段輸入/輸出線的正 線和所述第一局部輸入/輸出線的正線，其柵極被配置為接收所述第一開 關控制信號；以及

第二MOS晶體管，其源極和漏極分別連接到所述段輸入/輸出線的負 線和所述第一局部輸入/輸出線的負線，其柵極被配置為接收所述第一開 關控制信號。

4.如權利要求3所述的半導體存儲裝置，其中，所述假輸入/輸出開 關包括：

第三MOS晶體管，其柵極被配置為接收第二開關控制信號，其源極 連接到所述第二局部輸入/輸出線的正線；以及

第四MOS晶體管，其柵極被配置為接收所述第二開關控制信號，其 源極連接到所述第二局部輸入/輸出線的負線。

5.如權利要求4所述的半導體存儲裝置，其中，所述第三和第四 MOS晶體管的漏極連接到電源電壓。

6.一種半導體存儲裝置，具有副字線驅動塊和位線讀出放大器塊相 互交叉的多個區，所述半導體存儲裝置包括：

所述多個區中的第一區，包括第一輸入/輸出開關和第二輸入/輸出開 關，該第一輸入/輸出開關被配置為響應于第一開關控制信號選擇性地連 接第一段輸入/輸出線和第一局部輸入/輸出線，該第二輸入/輸出開關被配 置為響應于第二開關控制信號選擇性地連接所述第一段輸入/輸出線和第 二局部輸入/輸出線；以及

所述多個區中的第二區，包括第三輸入/輸出開關和第一假輸入/輸出 開關，該第三輸入/輸出開關被配置為響應于第一開關控制信號選擇性地 連接第二段輸入/輸出線和所述第一局部輸入/輸出線，該第一假輸入/輸出 開關連接到所述第二局部輸入/輸出線但是不連接到所述第二段輸入/輸出 線。

7.如權利要求6所述的半導體存儲裝置，還包括所述多個區中的第 三區，該第三區包括第四輸入/輸出開關和第二假輸入/輸出開關，該第四 輸入/輸出開關被配置為響應于所述第二開關控制信號選擇性地連接第三 段輸入/輸出線和所述第二局部輸入/輸出線，該第二假輸入/輸出開關連接 到所述第一局部輸入/輸出線但是不連接到所述第三段輸入/輸出線。

8.如權利要求7所述的半導體存儲裝置，其中，所述第一、第二和 第三段輸入/輸出線和所述第一和第二局部輸入/輸出線均包括具有正線和 負線的差分線。

9.如權利要求8所述的半導體存儲裝置，其中所述第一輸入/輸出開 關包括：

第一MOS晶體管，其源極和漏極分別連接到所述第一段輸入/輸出線 的正線和所述第一局部輸入/輸出線的正線，其柵極被配置為接收所述第 一開關控制信號；以及

第二MOS晶體管，其源極和漏極分別連接到所述第一段輸入/輸出線 的負線和所述第一局部輸入/輸出線的負線，其柵極被配置為接收所述第 一開關控制信號。