[發(fā)明專利]半導(dǎo)體器件及其制造方法

無效

• 申請(qǐng)?zhí)枺?/td>: 200810213906.6
• 申請(qǐng)日: 2008-08-28
• 公開（公告）號(hào): CN101378080A
• 公開（公告）日: 2009-03-04
• 發(fā)明（設(shè)計(jì)）人: 趙勇洙
• 申請(qǐng)（專利權(quán)）人: 東部高科股份有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/06;H01L29/08;H01L21/336
• 代理公司: 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 李丙林;張英

本申請(qǐng)基于35U.S.C119要求第10-2007-0087002號(hào)(于2007年8月29日遞交)韓國專利申請(qǐng)的優(yōu)先權(quán)，其全部內(nèi)容結(jié)合于此作為參考。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件技術(shù)，更具體地，涉及一種半導(dǎo)體器件及其制造方法。

背景技術(shù)

通常，由于半導(dǎo)體器件變的更加高度集成，所以實(shí)施制造工藝變的更加困難。例如，在MOS晶體管中，由于柵電極/源電極/漏電極在尺寸上降低，所以溝道長度也降低。由于溝道長度降低，柵極絕緣層的厚度也降低，降低了電子的遷移率。

此外，由于溝道雜質(zhì)的濃度上升，閃爍噪聲(flicker?noise)增加到影響模擬信號(hào)特性。因此，在制造用于SoC(片上系統(tǒng))技術(shù)的半導(dǎo)體器件的過程中，難于確保操作的可靠性。閃爍噪聲是一種在有源器件中固有的噪聲。由于閃爍噪聲與頻率成反比，所以可以將閃爍噪聲稱做“1/f噪聲”。閃爍噪聲在低頻帶上迅速地增加。閃爍噪聲與電子遷移率、溝道雜質(zhì)及其類似物相關(guān)。在用于穩(wěn)定的射頻信號(hào)的SoC中，閃爍噪聲可能引起嚴(yán)重的問題。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例涉及一種半導(dǎo)體器件技術(shù)，更具體地，涉及一種半導(dǎo)體器件及其制造方法。本發(fā)明實(shí)施例涉及一種半導(dǎo)體器件及其制造方法，通過該半導(dǎo)體器件及其制造方法提高了溝道的遷移率并且可以使得閃爍噪聲的影響最小化。

一種根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件包括：在襯底上方的第一外延層(epi-layer)，在第一外延層上方的第二外延層，在第二外延層上方的柵電極，在柵電極的兩側(cè)上方的隔離件，以及形成在隔離件下方并達(dá)到第一外延層深度的LDD區(qū)。第一外延層可以包括摻雜有溝道雜質(zhì)的外延層而第二外延層可以包括不含有溝道雜質(zhì)的未摻雜外延層。該半導(dǎo)體可以進(jìn)一步包括用來形成源區(qū)/漏區(qū)的第三外延層，該第三外延層鄰近隔離體的兩側(cè)并位于包括第一和第二外延層的襯底的被蝕刻部分的上方。

本發(fā)明實(shí)施例涉及一種制造半導(dǎo)體器件的方法，該方法包括：在襯底上方形成第一外延層，在第一外延層上方形成第二外延層，在第二外延層上方形成柵電極，在柵電極的兩側(cè)上方形成隔離件，蝕刻與隔離件的兩側(cè)相鄰的區(qū)域至襯底的深度，在隔離件下方的區(qū)域中形成LDD區(qū)，以及在鄰近隔離件兩側(cè)的蝕刻區(qū)域上方形成用于源區(qū)/漏區(qū)的第三外延層。

隔離件形成步驟可以包括：在與柵電極兩側(cè)相鄰的第二外延層上方形成氧化層，在柵電極上方形成第一氮化層，該氮化層具有的寬度大于柵電極的寬度，并在氧化層的頂部上方延伸，以及使用第一氮化層作為掩模去除氧化層的一部分。在形成隔離件后，第一氮化層可以進(jìn)一步在部分蝕刻第一氮化層至襯底的深度的過程中被用作掩模。

在蝕刻與隔離件兩側(cè)相鄰的區(qū)域至襯底的深度之后，該方法可以進(jìn)一步包括在垂直方向上施加應(yīng)力(stress)給通過蝕刻步驟暴露的襯底。在垂直方向上施加應(yīng)力給襯底可以包括在包含柵電極和隔離件的襯底上方形成第二氮化層。

應(yīng)力可以在垂直方向上施加給所暴露的襯底以使應(yīng)力能夠存儲(chǔ)在柵電極的溝道區(qū)中。

附圖說明

實(shí)例圖1是在已經(jīng)形成第二外延層之后根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的截面圖。

實(shí)例圖2是在已經(jīng)形成柵電極之后根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的截面圖。

實(shí)例圖3是在已經(jīng)形成氧化層之后根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的截面圖。

實(shí)例圖4是在已經(jīng)形成氮化層和光刻膠層之后根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的截面圖。

實(shí)例圖5是在已經(jīng)去除氧化層和部分襯底之后根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的截面圖。

實(shí)例圖6是在已經(jīng)形成第二氮化層之后根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的截面圖。

實(shí)例圖7是在已經(jīng)去除第二氮化層之后根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的截面圖。

實(shí)例圖8是在已經(jīng)形成LDD區(qū)之后根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的截面圖。

實(shí)例圖9是根據(jù)本發(fā)明實(shí)施例的完成的半導(dǎo)體器件的截面圖。

具體實(shí)施方式

實(shí)例圖1是在已經(jīng)形成第二外延層130之后根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的截面圖。參照實(shí)例圖1，大量摻雜有溝道雜質(zhì)的第一外延層120生長在半導(dǎo)體襯底110，例如，單晶硅襯底的上方。第一外延層120可以包含在大約2×10¹³離子/cm²到2×10¹⁶離子/cm²之間的溝道雜質(zhì)量級(jí)(level)。例如，在NMOS晶體管中，溝道雜質(zhì)可以包括硼(B)或其類似。例如，在PMOS晶體管中，溝道雜質(zhì)可以包括砷、磷或其類似。