[發明專利]半導體器件及其制造方法

無效

• 申請號: 200810213906.6
• 申請日: 2008-08-28
• 公開（公告）號: CN101378080A
• 公開（公告）日: 2009-03-04
• 發明（設計）人: 趙勇洙
• 申請（專利權）人: 東部高科股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/08;H01L21/336
• 代理公司: 北京康信知識產權代理有限責任公司
• 代理人: 李丙林;張英

1.一種制造半導體器件的方法，包括：

在襯底上方形成第一外延層；

在所述第一外延層上方形成第二外延層；

在所述第二外延層上方形成柵電極；

在所述柵電極的兩側的側壁上形成隔離件；

蝕刻與所述隔離件的兩側相鄰的區域至襯底的深度；

在所述隔離件下方的區域中形成LDD區；以及

在與所述隔離件的兩側相鄰的蝕刻區域上方形成用于源區/漏區的第三外延層；

其中，在所述柵電極的兩側的側壁上形成隔離件包括：

在與所述柵電極的兩側相鄰的所述第二外延層上方形成氧化層；

在所述柵電極上方形成第一氮化層，所述氮化層具有的寬度大于所述柵電極的寬度，并且在所述氧化層的頂部上方延伸；以及

使用所述第一氮化層作為掩模去除所述氧化層的一部分。

2.根據權利要求1所述的方法，其中，所述第一外延層摻雜有溝道雜質。

3.根據權利要求1所述的方法，其中，所述第二外延層不包含溝道雜質。

4.根據權利要求1所述的方法，其中，所述第一外延層和第二外延層具有相同的厚度。

5.根據權利要求1所述的方法，其中，在形成所述隔離件之后，所述第一氮化層進一步在部分蝕刻所述襯底至距離所述襯底的表面一個深度的過程中被用作掩模。

6.根據權利要求5所述的方法，其中，所述第一氮化層在所述襯底已經被部分蝕刻至距離所述襯底的表面一個深度之后被去除。

7.根據權利要求1所述的方法，其中，在蝕刻與所述隔離件兩側相鄰的區域至所述襯底的深度之后，所述方法包括施加垂直的應力給通過所述蝕刻暴露的所述襯底。

8.根據權利要求7所述的方法，其中，在垂直方向上施加所述應力給所述襯底的步驟包括，在包括所述柵電極和所述隔離件的所述襯底上方形成第二氮化層的步驟。

9.根據權利要求8所述的方法，其中，所述第二氮化層由SiN形成。

10.根據權利要求8所述的方法，包括去除所述第二氮化層。

11.根據權利要求7所述的方法，其中，所述應力存儲在所述柵電極的溝道區中。

12.根據權利要求4所述的方法，其中，每個所述第一外延層和第二外延層的厚度在10nm到30nm之間。

13.根據權利要求7所述的方法，其中，所述柵電極形成為130nm到170nm高。

14.根據權利要求1所述的方法，其中，所述第一氮化層延伸超出所述柵電極45nm到55nm。

15.根據權利要求7所述的方法，其中，所述應力可以通過高溫退火來相對于所述柵電極下方的溝道區垂直地集中。