[發(fā)明專利]低輪廓線接合通用串行總線裝置有效
| 申請?zhí)枺?/td> | 200810212374.4 | 申請日： | 2008-09-17 |
| 公開（公告）號： | CN101471270A | 公開（公告）日： | 2009-07-01 |
| 發(fā)明（設(shè)計）人： | 蘇雷什·烏帕德亞尤拉;羅伯特·C·米勒;赫姆·塔基阿爾;史蒂文·斯普勞斯;卡·伊恩·揚 | 申請（專利權(quán)）人： | 桑迪士克股份有限公司 |
| 主分類號： | H01L21/60 | 分類號： | H01L21/60;H01L21/50;H01L21/56;H01L25/00;H01L25/18;H01L23/488;H01L23/31;G06K19/077;G11C5/00 |
| 代理公司： | 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 | 代理人： | 劉國偉 |
| 地址： | 美國加利*** | 國省代碼： | 美國;US |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 輪廓 接合 通用 串行 總線 裝置 | ||
1.一種制作通用串行總線快閃存儲器裝置的方法，其包含以下步驟：
(a)在襯底上界定導(dǎo)電圖案；
(b)在所述同一襯底上形成連接器引腳，所述連接器引腳能夠配合在主機裝置 的槽內(nèi)；
(c)將一個或一個以上半導(dǎo)體電路小片線接合到所述襯底；
(d)將一個或一個以上無源組件附接到所述襯底的與所述一個或一個以上半導(dǎo) 體小片同一側(cè)；及
(e)經(jīng)由所述導(dǎo)電圖案將所述一個或一個以上半導(dǎo)體電路小片電耦合到所述連 接器引腳。
2.如權(quán)利要求1所述的方法，所述在襯底上界定導(dǎo)電圖案的步驟(a)包含在所述 襯底上界定所述連接器引腳的步驟。
3.如權(quán)利要求2所述的方法，所述在所述襯底上形成連接器引腳的步驟(b)包含 對在所述步驟(a)中界定于所述導(dǎo)電圖案中的所述連接器引腳進行鍍敷的步驟。
4.如權(quán)利要求1所述的方法，所述在所述襯底上形成連接器引腳的步驟(b)包含 將連接器引腳附接到所述襯底并將所述連接器引腳電耦合到所述導(dǎo)電圖案的步驟。
5.如權(quán)利要求1所述的方法，所述將一個或一個以上半導(dǎo)體電路小片線接合到 所述襯底的步驟(c)包含將快閃存儲器電路小片及控制器電路小片線接合到所述襯底 的步驟。
6.如權(quán)利要求1所述的方法，所述將一個或一個以上半導(dǎo)體電路小片線接合到 所述襯底的步驟(c)包含將所述一個或一個以上半導(dǎo)體電路小片線接合到所述襯底的 包括所述連接器引腳的同一側(cè)的步驟。
7.如權(quán)利要求1所述的方法，所述將一個或一個以上半導(dǎo)體電路小片線接合到 所述襯底的步驟(c)包含將所述一個或一個以上半導(dǎo)體電路小片線接合到所述襯底的 與所述包括所述連接器引腳的側(cè)不同的相對側(cè)的步驟。
8.如權(quán)利要求1所述的方法，其進一步包含將所述一個或一個以上半導(dǎo)體電路 小片囊封于模制化合物中的步驟(f)。
9.如權(quán)利要求8所述的方法，其進一步包含在所述經(jīng)囊封通用串行總線快閃存 儲器裝置的前角中界定一對缺口的步驟(g)。
10.如權(quán)利要求9所述的方法，其進一步包含將所述通用串行總線快閃存儲器裝 置安裝到外殼內(nèi)的步驟(h)，其中所述缺口嚙合所述外殼的前面部分。
11.如權(quán)利要求9所述的方法，其進一步包含將焊料凸塊附接到所述連接器引腳 的步驟(j)及將所述通用串行總線快閃存儲器裝置永久性地附接到主機裝置的母板的 步驟(k)。
12.如權(quán)利要求11所述的方法，所述將所述通用串行總線快閃存儲器裝置永久 性地附接到主機裝置的母板的步驟(k)包含通過所述焊料凸塊到所述主機裝置的焊料 回流將所述通用串行總線快閃存儲器裝置附接到所述母板的步驟。
13.一種制作通用串行總線快閃存儲器裝置的方法，其包含以下步驟：
(a)在襯底面板的襯底上界定導(dǎo)電圖案；
(b)在所述同一襯底上形成連接器引腳，所述連接器引腳能夠配合于主機裝置 的槽內(nèi)；
(c)將一個或一個以上半導(dǎo)體電路小片線接合到所述襯底；
(d)經(jīng)由所述導(dǎo)電圖案將所述一個或一個以上半導(dǎo)體電路小片電耦合到所述連 接器引腳；
(e)在所述通用串行總線快閃存儲器裝置的前角中界定一對缺口；
(f)將所述通用串行總線快閃存儲器裝置從所述面板上單個化；及
(g)將所述通用串行總線快閃存儲器裝置附接在外殼內(nèi)，其中所述缺口嚙合所 述外殼的前面部分。
14.如權(quán)利要求13所述的方法，其進一步包含將所述一個或一個以上半導(dǎo)體電 路小片接地到所述外殼的步驟(h)。
15.如權(quán)利要求13所述的方法，其進一步包含在所述將所述通用串行總線快閃 存儲器裝置從所述面板上單個化的步驟(f)之前將所述一個或一個以上半導(dǎo)體電路小 片囊封于模制化合物中的步驟(e)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于桑迪士克股份有限公司，未經(jīng)桑迪士克股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200810212374.4/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇：電路基板及其制造方法、電路裝置及其制造方法
- 下一篇：電路斷路器
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置；專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
