[發明專利]半導體器件及其制造方法

無效

• 申請號: 200810211510.8
• 申請日: 2008-09-10
• 公開（公告）號: CN101471342A
• 公開（公告）日: 2009-07-01
• 發明（設計）人: 金大均
• 申請（專利權）人: 東部高科股份有限公司
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L21/762
• 代理公司: 北京康信知識產權代理有限責任公司
• 代理人: 李丙林;張 英

本申請要求于2007年12月24日遞交的第10-2007-0136562號韓國專利申請的優先權，其全部內容結合于此作為參考。

技術領域

本發明涉及一種半導體器件，更具體地，涉及一種能夠防止對熱氧化層的損害的半導體器件及其制造方法。

背景技術

通常，為了在半導體襯底上形成晶體管、電容器等，半導體襯底形成具有有源區和隔離區，有源區(active?regions)可以施加電流給器件，而隔離區(isolation?region)使器件之間相互隔離。

一種用于形成場氧化層(field?oxide?layer)的工藝包括硅的局部氧化(LOCOS)工藝，硅的局部氧化工藝包括：在半導體襯底上形成襯墊氧化層(pad?oxide?layer)和氮化層，通過掩膜工藝來蝕刻氮化層，以及在將要形成隔離氧化層的被蝕刻的區域上形成場氧化層(在下文中，指的是隔離氧化層)。此外，也可以在LOCOS工藝中通過在隔離氧化層和氮化層之間形成起緩沖層作用的多晶硅層來使用用于生長氧化層的多晶硅緩沖LOCOS(poly?bufferedLOCOS)(PBL)工藝。

最近，用來在半導體襯底上形成隔離區的淺溝槽隔離(STI)工藝已經被利用。STI工藝包括：在半導體襯底中形成具有預定深度的溝槽，在溝槽上方沉積氧化層，以及利用化學機械拋光工藝蝕刻多余區域中的氧化層。本公開內容涉及了利用STI工藝來形成隔離氧化層的新工藝。

用于形成隔離氧化層的傳統方法順序地包括：在半導體襯底上層壓襯墊氧化層，在襯墊氧化層的上方涂覆保護上層和下層的氮化層、以及在將要形成溝槽的地方通過掩蔽(masking)和蝕刻氮化層形成溝槽。

圖1是示出了形成有淺溝槽隔離(STI)層的傳統半導體器件的視圖。

參照圖1，在半導體襯底的溝槽5內部形成隔離層4。在那之前，在溝槽5的內壁上形成熱氧化層2。進一步地，在隔離層4形成之前，在熱氧化層2上形成襯墊氮化層(liner?nitride?layer)3。

圖1示出了去除襯墊氮化層(pad?nitride?layer)和襯墊氧化層之后的視圖。通常利用濕蝕刻去除襯墊氧化層。

在蝕刻過程中，可能會出現暴露在溝槽5外部的熱氧化層2可能會與襯墊氧化層一起被蝕刻的問題。在這種情況下，通過去除熱氧化層2和/或隔離層4可能在熱氧化層2的上部邊緣和/或隔離層4的最上部分中形成邊溝(divot)(區域，熱氧化層2和/或隔離層4在該區域上所開的溝槽可能比半導體襯底1在半導體襯底1和隔離層4接觸處的頂部所開的溝槽更深)。因此，由襯墊氧化層蝕刻過程引起的損傷可能會增加。

這樣的邊溝可能會在半導體器件的特性中引起缺陷。而且，當在隨后的金屬化過程(metallization?process)中產生未對準(misalignment)時，可能會被直接蝕刻隔離層4，導致在半導體襯底1和器件的源和/或漏電極之間形成可能的接觸，因此，在器件中引起了缺陷。

發明內容

因此，本發明涉及一種半導體器件及其制造方法，該半導體器件及其制造方法基本上避免了由于相關技術的限制和缺點而引起的一個或多個問題。

本發明的目的在于提供一種具有能夠保護熱氧化層的隔離件(spacer)的半導體器件以及制造該器件方法。

本發明的其他優點、目的和特征一部分將在下文中部分闡述，一部分對于本領域的普通技術人員而言通過下文的實驗將變得顯而易見或者可以從本發明的實踐中獲得。通過所寫的說明書及其權利要求以及附圖中特別指出的結構和/或方法，可以了解和獲知本發明的這些目的和其他優點。

為了實現這些目的和其他的優點以及根據本發明的目的，如在本文中所體現和廣泛地描述的，半導體器件可包括：在半導體襯底的場區(field?region)中具有預定深度的溝槽；溝槽外部的半導體襯底表面上的襯墊氧化層；溝槽內側壁上的熱氧化層；溝槽內覆蓋熱氧化層的氮化層；填充溝槽的絕緣層(insulating?layer)；以及覆蓋熱氧化層最上表面的隔離件。在一些實施例中，場區用于淺溝槽隔離(STI)結構，該結構可包括：熱氧化層、氮化層以及絕緣層。并且，由隔離件覆蓋的熱氧化層(或者它的最上表面)可以在溝槽的外面。