[發明專利]靜電放電檢測裝置有效
| 申請號: | 200810210921.5 | 申請日: | 2008-08-12 |
| 公開(公告)號: | CN101650394A | 公開(公告)日: | 2010-02-17 |
| 發明(設計)人: | 張全汪 | 申請(專利權)人: | 金寶電子工業股份有限公司 |
| 主分類號: | G01R31/00 | 分類號: | G01R31/00;G01R29/12 |
| 代理公司: | 隆天國際知識產權代理有限公司 | 代理人: | 陳 晨 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 靜電 放電 檢測 裝置 | ||
技術領域
本發明涉及一種檢測裝置,尤其涉及一種靜電放電檢測裝置。
背景技術
早期的電子電路中大多包含真空管電路,其內部本身具有對靜電放電 (Electrostatic?Discharge,ESD)較高的耐受程度,但隨著集成電路工藝進入次微 米時代,現今的半導體集成電路因朝向小面積、高靈敏度和低工作電壓電平 發展,因此被要求更嚴謹的靜電放電耐受程度。
就定義上而言,靜電(Static?Electricity)為物體表面上的不平衡電子產生的 電荷,這些不平衡的電子會產生電場而影響在一定距離外的其他物體,而靜 電放電現象即是起源于不平衡的靜電荷的分離。如有電荷放電流入敏感的電 路中,影響的范圍從資料錯誤到物理性的永久損害都有可能發生,一般瞬間 的靜電放電現象在彼此握手、接觸一支湯匙、或印刷電路板上的焊點或零件 的接腳都有可能發生,因而導致精密的微電子電路存在質量劣化或失效的問 題。如果電子儀器失效發生在一般的商業性裝備,尚可花費相當的代價加以 修理;但是如果發生在太空梭、飛彈發射系統、飛機、輪船上的話,其嚴重 后果便不堪設想了。
所以,電子產品在研發初期,針對靜電放電的確認與防護設計是非常重 要的,因而在新產品開發時,會對該產品進行一系列靜電測試,以明確了解 靜電的傳輸路徑與能量分布,期望從中找出較完善的靜電放電防治對策,以 減少目后產品因靜電問題所產生的失效情況。
請參考圖1,該圖為公知的靜電放電檢測裝置的一個具體實施例的 結構示意圖。如圖1所示,靜電放電檢測裝置11用以測試待測物13, 其中待測物13可為電子裝置、該電子裝置中的電路路徑或半導體元件。 所述的靜電放電檢測裝置11包括有靜電產生器111、衰減棒113以及示 波器115。靜電產生器111耦接于待測物13,用以提供靜電來對待測物 13進行放電,進而使待測物13輸出靜電信號,具體來說,靜電產生器 111可為靜電槍。
而靜電信號會連接到衰減棒113,用以將靜電信號衰減到示波器115 可承受的電壓,再由耦接于衰減棒113的示波器115測量靜電槍對待測 物13放電時的波形。
目前市面上的靜電放電檢測裝置雖可對待測物13進行靜電放電檢測, 然而該檢測裝置存在成本昂貴、體積龐大,且不易操作使用等問題,進而導 致對產品檢測靜電測試的不便及限制。
發明內容
由于靜電放電測試主要需要將靜電信號進行衰減和延遲的動作,使能有 較長的時間來判斷靜電信號的波形,借此可以了解靜電在研發機型中產生了 多少能量。有鑒于此,本發明提出利用晶體管開關以及RC延遲電路來將靜 電信號進行隔離與延遲,并轉為能表示靜電大小的信息,期望能有效地判定 靜電信號的能量。
本發明的目的在于提供一種靜電放電檢測裝置,能夠減少檢測靜電放 電的操作復雜度。
本發明的另一目的在于提供一種靜電放電檢測裝置,能夠降低檢測靜 電放電設備的成本。
本發明的又一目的在于提供一種靜電放電檢測裝置,能夠簡化檢測靜 電放電所需的電路。
本發明揭示一種靜電放電檢測裝置,其用以測試待測物。所述的靜 電放電檢測裝置包括有靜電產生模塊、靜電放電檢測模塊以及顯示模 塊。靜電產生模塊耦接于待測物,用以提供靜電來對待測物進行放電, 進而使待測物輸出靜電信號;靜電放電檢測模塊耦接于待測物,用以接 收靜電信號,并將靜電信號進行衰減以及延遲總延遲時間后輸出;顯示 模塊耦接于靜電放電檢測模塊,用來接收靜電放電檢測模塊傳來的靜電 信號,以產生驅動信號,并依據驅動信號的強弱來表示靜電信號的大小。
在本發明的一個具體實施例中,所述的靜電放電檢測模塊包括有靜 電接收電路以及多個延遲電路。靜電接收電路用以接收靜電信號;而延 遲電路耦接于靜電接收電路,用以衰減并延遲靜電信號。
在所述的靜電放電檢測裝置中,該靜電接收電路包括第一開關元件,該 第一開關元件的集電極耦接于電壓源,該第一開關元件的基極耦接于該靜電 信號。
在本發明的一個具體實施例中,所述的延遲電路包括第一級延遲電 路、第二級延遲電路、......、第N級延遲電路,其中第一級延遲電路耦 接于靜電接收電路,第二級延遲電路耦接于第一級延遲電路,以此類推, 每一級延遲電路依序兩兩耦接,每一級延遲電路會延遲靜電信號特定時 間,其中每一級延遲電路所延遲的特定時間隨著延遲電路的級數增加而 等比增加。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于金寶電子工業股份有限公司,未經金寶電子工業股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810210921.5/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:插座構造
- 下一篇:具有照明結構的按鍵組件及電子裝置





