[發(fā)明專利]耐高壓的驅(qū)動電路

無效

• 申請?zhí)枺?/td>: 200810210581.6
• 申請日: 2008-09-02
• 公開（公告）號: CN101547003A
• 公開（公告）日: 2009-09-30
• 發(fā)明（設(shè)計(jì)）人: 黃建程;林松杰
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03K19/20
• 分類號: H03K19/20;H03K19/0948;H03K19/003
• 代理公司: 北京市德恒律師事務(wù)所
• 代理人: 梁 永;馬佑平

技術(shù)領(lǐng)域

本發(fā)明總體涉及集成電路(IC)設(shè)計(jì)，更具體涉及驅(qū)動電路設(shè)計(jì)。

背景技術(shù)

半導(dǎo)體場效應(yīng)晶體管采用二氧化硅或“氧化物”，作為柵極材料。對于給定的厚度，氧化物僅能夠忍耐一定量的電壓應(yīng)力。在厚度每埃0.8-1.1V時(shí)，氧化層能夠被瞬間擊穿。甚至遠(yuǎn)低于上述擊穿電壓的過電壓也能夠降低柵氧化層完整性(GOI)，而引起最終的失效。

在現(xiàn)代半導(dǎo)體集成電路(IC)中，通常存在柵氧化層可能受到過電壓影響的情況。例如，在閃存(Flash?memory)器件中，編程寫入或擦除都可能需要高達(dá)18V的電壓。在電熔絲電路中，編程寫入也可能需要高達(dá)2.7V的電壓，而正常工作的電壓僅為1.2V。這些高電壓將特別地會在傳輸這些高電壓的驅(qū)動器件上施加應(yīng)力。這種驅(qū)動器件最常會采用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)反相器。圖1示出了傳統(tǒng)的反相器100，其包括與高壓電源VDDQ相連的p型金屬氧化物半導(dǎo)體(PMOS)晶體管110，與電源地VSS相連的n型金屬氧化物半導(dǎo)體(NMOS)晶體管120。反相器100的PMOS晶體管110和NMOS晶體管120的柵極都與輸入端IN相連。反相器100的PMOS晶體管110和NMOS晶體管120的漏極都與輸出端OUT相連。PMOS晶體管110和NMOS晶體管120的襯底分別與VDDQ和VSS相連。當(dāng)輸入端IN接入VDDQ時(shí)，NMOS晶體管120的柵氧化層將受到VDDQ的影響，而PMOS晶體管110的柵氧化層卻沒有受到應(yīng)力。另一方面，當(dāng)輸入端IN接入VSS時(shí)，將會對PMOS晶體管110的柵氧化層施加VDDQ。根據(jù)經(jīng)驗(yàn)，NMOS晶體管120的柵氧化層比PMOS晶體管110的柵氧化層更容易受到電壓應(yīng)力的影響。表1記錄了一組NMOS和PMOS柵氧化層的經(jīng)時(shí)絕緣擊穿(time-dependent?dielectric?breakdown，TDDB)數(shù)據(jù)。在同樣的應(yīng)力電壓下，NMOS晶體管的柵氧化層比PMOS晶體管柵氧化層約弱55倍。

表1

因此需要一種具有改進(jìn)NMOS柵氧化層堅(jiān)固性(robustness)的反相器，從而得到較優(yōu)的整體耐高壓性。

發(fā)明內(nèi)容

為解決上述問題，本發(fā)明提供了一種耐高壓反相器電路，包括：PMOS晶體管，其源極和漏極分別與第一高壓電源(VDDQ)和輸出端相連，其柵極由第一信號控制，該第一信號具有在所述VDDQ和低壓電源(VSS)之間的電壓擺幅；和NMOS晶體管，其源極和漏極分別與所述VSS和所述輸出端相連，其柵極由第二信號控制，該第二信號具有在第二高壓電源(VDD)和所述VSS之間的電壓擺幅，其中，所述VDD低于所述VDDQ，所述第一信號在所述VDDQ和所述VSS之間的電壓擺動與所述第二信號在所述VDD和所述VSS之間的電壓擺動始終在相同的方向。

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從下面的具體實(shí)施方式的描述中能夠更好的理解本發(fā)明的結(jié)構(gòu)和操作方法，以及其中附加的目的和優(yōu)點(diǎn)。

附圖說明

本發(fā)明上述的和/或附加的方面和優(yōu)點(diǎn)從下面結(jié)合附圖對實(shí)施例的描述中將變得明顯和容易理解，其中：

圖1為示出了傳統(tǒng)的CMOS反相器的示意圖。

圖2為根據(jù)本發(fā)明一個(gè)實(shí)施例示出的耐高壓CMOS反相器的示意圖。

圖3為示出了采用圖2的耐高壓CMOS反相器的字線驅(qū)動器的示意圖。

圖4為示出了采用圖2的耐高壓CMOS反相器的熔絲模塊的示意圖。

本發(fā)明是以示例的方式進(jìn)行說明的，而不是以限制的方式進(jìn)行說明，在附圖中相同的標(biāo)號對應(yīng)相同的元件。

具體實(shí)施方式

下述將提供CMOS反相器結(jié)構(gòu)的詳細(xì)描述，該CMOS反相器結(jié)構(gòu)提高了耐高壓性。