[發明專利]耐高壓的驅動電路

無效

• 申請號: 200810210581.6
• 申請日: 2008-09-02
• 公開（公告）號: CN101547003A
• 公開（公告）日: 2009-09-30
• 發明（設計）人: 黃建程;林松杰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03K19/20
• 分類號: H03K19/20;H03K19/0948;H03K19/003
• 代理公司: 北京市德恒律師事務所
• 代理人: 梁 永;馬佑平

1、一種耐高壓反相器電路，包括：

PMOS晶體管，其源極和漏極分別與第一高壓電源(VDDQ)和輸出端相連，其柵極由第一信號控制，該第一信號具有在所述VDDQ和低壓電源(VSS)之間的電壓擺幅；和

NMOS晶體管，其源極和漏極分別與所述VSS和所述輸出端相連，其柵極由第二信號控制，該第二信號具有在第二高壓電源(VDD)和所述VSS之間的電壓擺幅，

其中，所述VDD低于所述VDDQ，所述第一信號在所述VDDQ和所述VSS之間的電壓擺動與所述第二信號在所述VDD和所述VSS之間的電壓擺動始終在相同的方向。

2、根據權利要求1所述的耐高壓反相器電路，其中，所述第一信號和所述第二信號的電壓擺動同時發生。

3、根據權利要求1所述的耐高壓反相器電路，還包括降壓轉換器，其提供所述第一信號和所述第二信號。

4、根據權利要求3所述的耐高壓反相器電路，其中，所述降壓轉換器包括至少兩個共源共柵(cascoded)的PMOS晶體管。

5、根據權利要求1所述的耐高壓反相器電路，還包括與開關器件串行連接的電熔絲單元，由所述耐高壓反相器電路的輸出控制所述開關器件。

6、根據權利要求5所述的耐高壓反相器電路，其中，所述開關器件為一個NMOS晶體管，所述NMOS晶體管的柵極耦合至所述耐高壓反相器電路的輸出端。

7、一種熔絲控制電路，包括：

PMOS晶體管，其源極和漏極分別與第一高壓電源VDDQ和輸出端相連，其柵極由第一信號控制，該第一信號具有在所述VDDQ和低壓電源(VSS)之間的電壓擺幅；和

NMOS晶體管，其源極和漏極分別與所述VSS和所述輸出端相連，其柵極由第二信號控制，該第二信號具有在第二高壓電源(VDD)和所述VSS之間的電壓擺幅；和

電熔絲單元，其與開關器件串行連接，所述開關器件的控制端耦合至所述輸出端，

其中，所述VDD低于所述VDDQ，所述第一信號在所述VDDQ和所述VSS之間的電壓擺動與所述第二信號在所述VDD和所述VSS之間的電壓擺動始終在相同的方向。

8、根據權利要求7所述的熔絲控制電路，其中，所述第一信號和所述第二信號的電壓擺動同時發生。

9、根據權利要求7所述的熔絲控制電路，還包括降壓轉換器，其提供所述第一信號和所述第二信號。

10、根據權利要求9所述的熔絲控制電路，其中，所述降壓轉換器包括至少兩個共源共柵的PMOS晶體管。

11、根據權利要求7所述的熔絲控制電路，其中，所述開關器件為一個NMOS晶體管，所述NMOS晶體管的柵極耦合至所述輸出端。

12、一種耐高壓反相器電路，包括

PMOS晶體管，其源極和漏極分別與第一高壓電源VDDQ和輸出端相連，其柵極由第一信號控制，該第一信號具有在所述VDDQ和低壓電源(VSS)之間的電壓擺幅；和

NMOS晶體管，其源極和漏極分別與VSS和所述輸出端相連，其柵極由第二信號控制，該第二信號具有在第二高壓電源(VDD)和所述VSS之間的電壓擺幅；和

降壓轉換器，其提供所述第一信號和所述第二信號；

其中，所述VDD低于所述VDDQ，所述第一信號在所述VDDQ和所述VSS之間的電壓擺動與所述第二信號在所述VDD和所述VSS之間的電壓擺動始終在相同的方向。

13、根據權利要求12所述的耐高壓反相器電路，其中，所述第一信號和所述第二信號的電壓擺動同時發生。

14、根據權利要求12所述的耐高壓反相器電路，其中，所述降壓轉換器包括至少兩個共源共柵的PMOS晶體管。

15、根據權利要求12所述的耐高壓反相器電路，還包括與開關器件串行連接的電熔絲單元，由所述耐高壓反相器電路的輸出控制所述開關器件。