[發明專利]自動配平電路

無效

• 申請號: 200810210536.0
• 申請日: 2008-08-27
• 公開（公告）號: CN101377537A
• 公開（公告）日: 2009-03-04
• 發明（設計）人: 斯科特·狄克遜
• 申請（專利權）人: 愛特梅爾公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京律盟知識產權代理有限責任公司
• 代理人: 孟銳

1.一種設定集成電路中的配平位的方法，其包括：

確定一組粗略位，其中所述粗略位是所述配平位的第一部分；

確定一組精細位，其中所述精細位是所述配平位的第二部分；以及

將所述組粗略位和所述組精細位存儲在寄存器中以用于所述集成電路中。

2.根據權利要求1所述的方法，其中所述確定所述組粗略位的步驟包括：

接收系統時鐘信號；以及

將所述系統時鐘信號劃分為取樣時鐘信號，其中所述取樣時鐘信號具有低于所述系統時鐘信號的頻率。

3.根據權利要求1所述的方法，其中所述確定所述組粗略位的步驟包括：

選擇一組充當所述粗略位的測試位；

將所述組測試位在每一取樣時鐘信號上施加到所述電路；

讀取每一取樣時鐘信號上的所述電路的輸出；

確定所述輸出是否滿足每一取樣時鐘的標準；以及

響應于所述輸出滿足所述標準預定數目的所述取樣時鐘信號的確定而設定所述粗略位。

4.根據權利要求3所述的方法，其中所述設定所述粗略位的步驟包括：

響應于所述輸出滿足所述標準所述預定次數的所述確定而斷言粗略配平信號。

5.根據權利要求3所述的方法，其中所述設定所述粗略位的步驟包括：

在寄存器電路中接收所述粗略位信號；以及

響應于接收到所述粗略位信號將所述測試位作為粗略位存儲在寄存器中。

6.根據權利要求1所述的方法，其中所述確定所述組精細位的步驟包括：

接收系統時鐘信號；以及

將所述系統時鐘信號劃分為取樣時鐘信號，其中所述取樣時鐘信號具有低于所述系統時鐘信號的頻率。

7.根據權利要求5所述的方法，其中所述確定所述精細位的步驟包括：

選擇一組充當所述精細位的測試位；

將所述組測試位在每一取樣時鐘信號上施加到所述電路；

讀取每一取樣時鐘信號上的所述電路的輸出；

確定所述輸出是否針對每一取樣時鐘滿足標準；以及

響應于所述輸出滿足所述標準預定數目的所述取樣時鐘信號的確定而設定所述精細位。

8.根據權利要求7所述的方法，其中所述設定所述精細位的步驟包括：

響應于所述輸出滿足所述標準所述預定次數的所述確定而斷言精細配平信號。

9.根據權利要求7所述的方法，其中所述設定所述精細位的步驟包括：

在寄存器電路中接收所述精細位信號；以及

響應于接收到所述粗略位信號將所述測試位作為精細位存儲在寄存器中。

10.根據權利要求1所述的方法，其進一步包括：

響應于所述存儲所述粗略位和所述精細位而斷言配平信號。

11.一種用于設定集成電路中的配平位的電路，其包括：

粗略位校準電路，其用于確定一組粗略位，其中所述粗略位是所述配平位的第一部分；以及

精細位校準電路，其用于確定一組精細位，其中所述精細位是所述配平位的第二部分。

12.根據權利要求11所述的電路，其進一步包括配平位寄存器電路，用于將所述組粗略位和所述組精細位存儲在寄存器中以用于所述集成電路中。

13.根據權利要求12所述的電路，其中所述配平位寄存器電路包括：

用于接收所述粗略位信號的輸入；

經配置以響應于接收到所述粗略位信號而存儲所述測試位作為粗略位的電路。

14.根據權利要求11所述的電路，其進一步包括：

取樣時鐘產生電路，其用于接收系統時鐘信號，并將所述系統時鐘信號劃分為取樣時鐘信號，其中所述取樣時鐘信號具有低于所述系統時鐘信號的頻率。

15.根據權利要求14所述的電路，其中所述粗略位校準電路包括：

經配置以選擇一組充當所述粗略位的測試位的電路；

經配置以將所述組測試位在每一取樣時鐘信號上施加到所述電路的電路；

經配置以讀取每一取樣時鐘信號上的所述電路的輸出的電路；以及

經配置以確定所述輸出是否針對每一取樣時鐘滿足標準的電路。