[發明專利]雙大馬士革工藝中的灰化處理方法

有效

• 申請號: 200810207675.8
• 申請日: 2008-12-24
• 公開（公告）號: CN101764080A
• 公開（公告）日: 2010-06-30
• 發明（設計）人: 孫武;張海洋
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/311;G03F7/42
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 宋志強;麻海明

技術領域

本發明涉及半導體元件的制造技術，尤其是指一種雙大馬士革工藝中的 灰化處理方法。

背景技術

在集成電路(IC)制造過程中，隨著集成電路的集成度的不斷增加，半導 體元件的面積逐漸縮小，集成電路的設計線寬也越來越小，因此通常需要在半 導體元件上形成極細微尺寸的電路結構。

在半導體元件的后段工藝(BEOL，Back-End-Of-Line)中，通常會使用雙 大馬士革(DD，Dual?Damascene)的工藝來在基底材料上形成集成電路中所需 的配線槽和通孔。而在雙大馬士革工藝中，一般將使用一氧化碳(CO)氣體流 來進行灰化(ashing)處理，以去除需剝離的光阻(PR)層以及在蝕刻過程中 形成的聚合物(Polymer)。但是，當在BEOL工藝中實現65nm制造工藝時， 為了減少金屬連線層之間產生的寄生電容，一般都使用了低介電常數(low-k) 材料甚至極低介電常數(ultra?low-k)材料；而為了進一步降低介電常數，low-k 材料或ultra?low-k材料一般被做成多孔、疏松的結構，且材料中包含了大量的 碳(C)元素。眾所周知，在一定條件下，C和CO很容易發生化學反應生成二 氧化碳(CO₂)。因此，當在DD工藝中使用CO氣體流時，會使得low-k材料 或ultra?low-k材料中的C與DD工藝中使用的CO氣體流發生化學反應，從而 降低了low-k材料或ultra?low-k材料的介電常數k，對半導體元件的性能造成不 利的影響。

發明內容

本發明的目的在于提供一種雙大馬士革工藝中的灰化處理方法，從而在使 用雙大馬士革工藝進行蝕刻時，不會降低low-k材料或ultra?low-k材料的介電 常數k。

為達到上述目的，本發明中的技術方案是這樣實現的：

雙大馬士革工藝中的灰化處理方法，該方法包括：

在雙大馬士革工藝中，使用二氧化碳氣體流進行灰化處理；

在進行所述灰化處理時，不使用一氧化碳氣體流。

在進行所述灰化處理時，所使用的偏壓為0～200瓦；所使用的源壓為 600～1000瓦；所使用的氧氣流量為200～500標準毫升/分鐘；所使用的二氧化 碳流量為50～200標準毫升/分鐘；所使用的氣壓為20～50毫托。

所述方法還進一步包括：在進行所述灰化處理時，所使用的偏壓為100瓦 或200瓦；所使用的源壓為600瓦或800瓦；所使用的氧氣流量為300標準毫 升/分鐘或500標準毫升/分鐘；所使用的二氧化碳流量為100標準毫升/分鐘； 所使用的氣壓為20毫托或40毫托。

綜上可知，本發明中提供了一種雙大馬士革工藝中的灰化處理方法。在所 述雙大馬士革工藝中的灰化處理方法中，使用了CO₂氣體流，由于該CO₂氣體 流不與low-k材料或ultra?low-k材料中的C發生化學反應，因此可以在使用大 馬士革工藝進行蝕刻時，不降低low-k材料或ultra?low-k材料的介電常數k。

附圖說明

圖1為分別使用CO氣體流或CO₂氣體流進行灰化處理時對基底材料k 值的影響示意圖。

圖2為分別使用CO氣體流或CO₂氣體流進行灰化處理后的效果對比示 意圖。

具體實施方式

為使本發明的目的、技術方案和優點表達得更加清楚明白，下面結合附 圖及具體實施例對本發明再作進一步詳細的說明。

在本發明中，當使用雙大馬士革(DD)工藝時，不使用CO氣體流進 行灰化處理，而使用CO₂氣體流來進行灰化處理，以去除需剝離的PR層以 及在蝕刻過程中形成的聚合物。由于CO₂氣體不會與low-k材料或ultra?low-k 材料中的C元素發生化學反應，因此當使用CO₂氣體流來進行灰化處理， 不會降低low-k材料或ultra?low-k材料的介電常數，從而不會對半導體元件 的性能造成不利的影響。其中，當使用CO₂氣體流來進行灰化處理時，所使 用的部分參數如下所述：