[發明專利]減少等離子刻蝕工藝的殘留電荷方法

無效

• 申請號: 200810207334.0
• 申請日: 2008-12-19
• 公開（公告）號: CN101752210A
• 公開（公告）日: 2010-06-23
• 發明（設計）人: 張冬平;左亞軍;段曉斌
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/00
• 分類號: H01L21/00;H01L21/3065
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

技術領域

本發明屬于刻蝕技術領域，尤其涉及等離子刻蝕工藝，具體涉及一種減少等離子刻蝕工藝的殘留電荷方法。

背景技術

半導體工藝中，為了得到集成電路所需要的圖形，必須將光刻膠上的圖形轉移到晶圓上，完成這一圖形轉換的方法之一就是將未被光刻膠掩蔽的部分通過選擇性腐蝕去掉。干法刻蝕作為常用的刻蝕方式具有各向異性度好、尺寸細小的特點，常見的干法刻蝕方法包括等離子刻蝕，它利用特定的刻蝕氣體、在一定的氣壓、刻蝕功率等條件下，在腔室中輝光放電產生等離子體，等離子體中的部分分子或者原子與被刻蝕物體發生離子化學反應，生產揮發性的產物。等離子刻蝕工藝大量應用于大規模集成電路制造中。

圖1所示為等離子刻蝕詳細示意圖，11為待刻蝕晶圓，12為靜電吸盤，二者置于刻蝕的腔室中。HV為靜電吸盤吸附電壓，RF為射頻產生的等離子體，在干法刻蝕過程中，外腔體接地，靜電吸盤通電吸附晶圓(圖中術語為Chuck?wafer)，HV取正負電壓均可，從而在晶圓背面產生感應電荷，達到吸附晶圓的目的。而后啟動射頻RF，產生等離子體，當等離子體處于穩態以后，會在晶圓與等離子體之間產生一個暗區，暗區的形成是由于晶圓表面吸收電荷所致產生電場，此電場可引起對帶電粒子的加速而產生蝕刻作用。當蝕刻工藝完成后，HV反向，使晶圓背面的感應電荷中和，時也減少了晶圓表面的殘留電荷。其基本刻蝕過程為：

(1)晶圓置于靜電吸盤，靜電吸盤加第一HV電壓使晶圓固定；

(2)按預先設定的等離子刻蝕的氣體、時間、壓強、功率等參數進行等離子刻蝕；

(3)刻蝕過程結束以后，靜電吸盤通與第一HV電壓極性相反的電壓，進行放電，減少晶圓表面的殘留電荷，與此同時，迅速關斷等離子體刻蝕，即等離子刻蝕的功率變為0；

(4)HV電壓置零，打開腔室、移開晶圓。

從圖1和以上步驟可知，現有技術的刻蝕過程(3)中，等離子刻蝕的關斷過程為一個迅速關斷的過程，關斷等離子刻蝕過程的刻蝕功率下降速率一般大于500W/S。因為在等離子刻蝕過程(2)中，晶圓表面會積累電荷，但由于等離子體的存在，電荷均處于動態平衡，不會對微電路產生嚴重損傷。當等離子體刻蝕突然關斷時(關斷速度過快)，等離子刻蝕的功率變為0，等離子體突然熄滅，晶圓表面電荷可能因為來不及中和而殘留下來，且分布極不均勻且難以去除，必然對微電路產生損傷。

圖2所示為殘留電荷形成的電流副效應示意圖，因為晶圓表面不均勻的殘留電荷密度，而形成的各點電勢差，將使得電荷可能通過晶圓襯底，沿電勢變化方向移動，形成漏電流，這一漏電流將會對微電路造成損傷，稱為殘留電荷損傷。

在等離子刻蝕工藝中，殘留電荷損傷作為主要副作用，如何在干法刻蝕之后消除晶圓表面的殘留電荷，是迫切需要解決的問題。

發明內容

本發明要解決的技術問題是，提供一種減少等離子刻蝕工藝的殘留電荷的方法，以解決等離子刻蝕工藝中的離子損傷問題。為解決以上技術問題，本發明提供一種減少等離子刻蝕工藝的殘留電荷的方法：在等離子刻過程結束以后，以平均速率不大于500W/S的下降速率關斷等離子刻蝕。

根據本發明所提供的減少等離子刻蝕工藝的殘留電荷的方法，其中，所述關斷等離子刻蝕的下降速率范圍是100W/S～500W/S。

根據本發明所提供的減少等離子刻蝕工藝的殘留電荷的方法，其中一個實施例中，所述等離子刻蝕的關斷以階梯形式下降。所述階梯之間的梯度相等。作為較佳技術方案，先下降的階梯的梯度大于后下降的階梯；所述階梯中，先下降階梯的維持時間小于后下降階梯的維持時間。

根據本發明所提供的減少等離子刻蝕工藝的殘留電荷的方法，其中，其中又一個實施例中，述等離子刻蝕的關斷以線性形式下降。作為較佳技術方案，所述等離子刻蝕的關斷以兩個或兩個以上不同下降速率的線性形式下降；先下降的線性形式的下降速率大于后下降的線性形式的下降速率。

根據本發明所提供的減少等離子刻蝕工藝的殘留電荷的方法，其中，其中再一個實施例中，所述等離子刻蝕的關斷以拋物線形式下降。作為較佳技術方案，所述拋物線的下降速率逐步變小。

本發明的技術效果是，將原有等離子刻蝕工藝結束過程中的瞬間關斷等離子刻蝕采用相對較慢的等離子刻蝕關斷代替，使晶圓表面的殘余電荷在等離子關斷過程中，能隨著通過慢慢關斷的等離子體而轉移殘留電荷至設備外腔體，達到減少等離子刻蝕工藝的殘留電荷的目的，進一步避免離子損傷導致的可靠性問題。

附圖說明

圖1是等離子刻蝕詳細示意圖；

圖2是殘留電荷形成的電流副效應示意圖；