[發明專利]掩膜只讀存儲器的制造方法

有效

• 申請號: 200810204964.2
• 申請日: 2008-12-30
• 公開（公告）號: CN101459138A
• 公開（公告）日: 2009-06-17
• 發明（設計）人: 李棟;徐愛斌;李榮林;董耀旗;孔蔚然
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/8246
• 分類號: H01L21/8246
• 代理公司: 上海思微知識產權代理事務所
• 代理人: 鄭 瑋

技術領域

本發明涉及半導體儲存器件的制造方法，特別是涉及一種掩膜只讀存儲器 (MROM)的制造方法。

背景技術

掩膜只讀存儲器(MROM)是半導體存儲器的常見種類之一，其廣泛應用 于計算機等電子產品中。掩膜只讀存儲器由存儲單元陣列和外圍邏輯電路組成， 存儲單元陣列往往由相互正交的位線和字線構成：其中利用離子注入工藝在存 儲單元區形成埋設層，進一步熱處理便可以構成位線，而字線往往為柵極結構， 其通過光刻與刻蝕工藝而構成；而外圍邏輯電路往往包括多個邏輯晶體管。在 現有的掩膜只讀存儲器制造過程中，外圍邏輯電路的邏輯晶體管的柵極結構與 存儲單元陣列的柵極結構(字線)利用同一柵極物質層制作，然而他們的制作 過程卻與標準CMOS邏輯工藝技術不兼容，具體如下：

存儲單元陣列的柵極結構往往利用摻雜好的多晶硅構成，以提高存儲器性 能，故在現有掩膜只讀存儲器制造工藝中，利用摻雜好的多晶硅構成柵極物質 層，然而在標準CMOS工藝中，PMOS與NMOS的柵極摻雜類型不同，致使現 有的掩膜只讀存儲器的制造工藝與標準CMOS邏輯工藝技術不兼容，而在后續 的摻雜注入中，極易造成對存儲器性能的干擾。

另外，在現有的掩膜只讀存儲器制造工藝中，柵極物質層經光刻、刻蝕工 藝后，形成所需形狀的柵極，而后于柵極上沉積鎢，以降低柵極結構的阻值。 然而柵極結構的形成過程是半導體制造的前端工藝，對環境的潔凈度要求較高， 往往不希望涉及到鎢等較臟的工藝過程，因為這樣會導致前后端機臺的混用， 增加工藝復雜度。

此外，在柵極結構形成之后，需要在柵極結構上形成金屬硅化物，然而外 圍邏輯電路的有源區阻值較大，會導致外圍電路速度慢的問題出現，故在外圍 邏輯電路的有源區形成金屬硅化物，會很好的解決這一問題。如此，在掩膜只 讀存儲器制造過程，便涉及到金屬硅化物選擇性形成的問題。

發明內容

本發明所要解決的技術問題是掩膜只讀存儲器的制造工藝與標準CMOS邏 輯工藝的兼容性問題。

為此，本發明提供一種掩膜只讀存儲器的制造方法，包括：提供定義有存 儲單元區和外圍電路區的半導體襯底；于半導體襯底上形成未經摻雜的柵極物 質層；刻蝕柵極物質層，形式所需形狀的柵極；于半導體襯底上依次形成第一 氧化硅層與氮化硅層；于存儲單元區填充介質層；于半導體襯底上形成第二氧 化硅層；進行氧化硅和氮化硅的刻蝕，于存儲單元區去除柵極上的氮化硅層， 并于外圍電路區形成柵極側墻；進行柵極摻雜。

進一步的，所述掩膜只讀存儲器的制造方法，在完成柵極摻雜后還包括： 于存儲單元區寫入數據；形成阻擋層覆蓋外圍電路區無需形成金屬硅化物的邏 輯晶體管所在區域；在所述存儲單元區所填充的介質層與外圍電路區所形成的 阻擋層的保護下，分別在存儲單元區的柵極上以及外圍電路區的柵極和有源區 上形成金屬硅化物。

進一步的，所述于存儲單元區寫入數據的過程包括：對需要寫入數據0的 存儲單元進行重摻雜離子注入；對需要寫入數據1的存儲單元不進行離子注入。

進一步的，所述阻擋層為氧化硅層。

進一步的，所述金屬硅化物為鈦硅化物或鈷硅化物。

進一步的，所述金屬硅化物的形成過程包括：依次濺射一金屬和一金屬氮 化物；進行第一次高溫熱處理，以形成金屬硅化物；濕法刻蝕去除未反應的所 述金屬和所述金屬氮化物；進行第二次高溫熱處理，以降低金屬硅化物的阻值。

進一步的，所述金屬為鈷，且所述金屬氮化物為氮化鈦。

進一步的，所述第一次高溫熱處理的溫度為530度，時間為30秒；所述第 二次高溫熱處理的溫度為866度，時間為30秒。

進一步的，所述金屬鈷的厚度為8nm，且所述氮化鈦的厚度為20nm。

進一步的，所述柵極摻雜是在外圍電路區邏輯晶體管的源、漏離子注入時 完成的。

進一步的，所述介質層由氧化硅構成。

進一步的，所述介質層的填充過程包括：于半導體襯底上淀積氧化硅，且 該氧化硅高于所述柵極；進行化學機械拋光并濕法刻蝕所述氧化硅，于所述柵 極之間形成氧化硅填充；利用光刻與刻蝕技術，保留存儲單元區的氧化硅，并 去除外圍電路區的氧化硅。

進一步的，所述氧化硅的厚度為450nm。

進一步的，所述第一氧化硅層的厚度為15nm，氮化硅層的厚度為30nm， 且第二氧化硅層的厚度為80到100nm。