[發(fā)明專利]半導(dǎo)體芯片保護(hù)結(jié)構(gòu)以及半導(dǎo)體芯片

無效

• 申請?zhí)枺?/td>: 200810204831.5
• 申請日: 2008-12-30
• 公開（公告）號(hào): CN101770992A
• 公開（公告）日: 2010-07-07
• 發(fā)明（設(shè)計(jì)）人: 胡健強(qiáng);陳強(qiáng);梁山安
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號(hào): H01L23/00
• 分類號(hào): H01L23/00;H01L27/02
• 代理公司: 上海翼勝專利商標(biāo)事務(wù)所(普通合伙) 31218
• 代理人: 翟羽

【技術(shù)領(lǐng)域】

本發(fā)明涉及集成電路制造領(lǐng)域，尤其涉及半導(dǎo)體芯片保護(hù)結(jié)構(gòu)以及半導(dǎo)體芯片。

【背景技術(shù)】

在微電子器件的生產(chǎn)中，集成電路形成在半導(dǎo)體襯底上，所述襯底通常主要由硅構(gòu)成，也可使用諸如砷化鎵或銅、鋁金屬層等其他材料。隨著半導(dǎo)體工藝及集成電路產(chǎn)業(yè)的發(fā)展，芯片的特征尺寸不斷減小，單個(gè)半導(dǎo)體襯底所包含的芯片單元越來越多。因此，采用劃片處理將襯底切割成可被封裝的微電子器件芯片，并有效提高劃片質(zhì)量以降低小尺寸芯片單元由于劃片過程而帶來的損傷，成為集成電路生產(chǎn)過程中至關(guān)重要的環(huán)節(jié)。

近年來，為了提高芯片的工作性能，低介電常數(shù)的材料越來越多的被用作介電層。然而，相對(duì)于傳統(tǒng)的高介電常數(shù)材質(zhì)，低介電常數(shù)的介電層機(jī)械強(qiáng)度也相對(duì)較低，這就使得成品襯底在后期切割過程中極易出現(xiàn)分層和裂紋現(xiàn)象。低介電常數(shù)材料在新一代半導(dǎo)體工藝中的使用，大大降低了半導(dǎo)體襯底材料的斷裂韌度和不同介質(zhì)層間的粘附力，在劃片切割過程中各介質(zhì)層裂紋的影響范圍因此而擴(kuò)大了。切割引起的裂紋通常產(chǎn)生在芯片邊緣處，并向中間延伸，嚴(yán)重威脅到芯片上功能器件的完整性和成品率。

附圖1所示是現(xiàn)有技術(shù)中具有保護(hù)結(jié)構(gòu)的半導(dǎo)體芯片結(jié)構(gòu)示意圖。在芯片功能器件區(qū)域100的外圍具有劃片切割區(qū)域110，在劃片切割區(qū)域110和芯片功能器件區(qū)域100之間，環(huán)繞整個(gè)功能器件區(qū)域100制作了芯片保護(hù)環(huán)(CellRing)101，以有效改善劃片引起的裂紋及剝離現(xiàn)象對(duì)芯片區(qū)域的傷害。所述保護(hù)環(huán)101形成于半導(dǎo)體襯底表面的金屬與介質(zhì)層疊層中。所述保護(hù)環(huán)101可以是通過介電層中的通孔連接起來的金屬堆疊結(jié)構(gòu)，也可以是其他可以緩沖機(jī)械應(yīng)力的結(jié)構(gòu)。

例如，美國公開專利US7091621中提供了一種在芯片功能器件區(qū)域和切割軌跡區(qū)域之間增設(shè)帶有機(jī)械應(yīng)力消除單元和裂紋停止單元的緩沖區(qū)的方法。在該專利中，存在于襯底表面的器件層上的裂紋停止單元和位于電介質(zhì)層和金屬層之間的應(yīng)力消除單元，所述裂紋停止單元為非功能性的金屬窗口，應(yīng)力消除單元為金屬通孔。裂紋停止單元和應(yīng)力消除單元的引入，從結(jié)構(gòu)上釋放了劃片切割所帶來的機(jī)械應(yīng)力，減少了裂紋向芯片功能器件區(qū)域的延伸，有效提高了成品率。

然而，在實(shí)際切割過程中，在環(huán)繞芯片功能器件區(qū)域的位置采用金屬堆疊結(jié)構(gòu)的保護(hù)環(huán)作為緩沖的保護(hù)力度有限，當(dāng)芯片厚度較薄、切割過程中的機(jī)械應(yīng)力較大時(shí)，芯片內(nèi)部仍會(huì)有裂紋和剝離現(xiàn)象出現(xiàn)。

【發(fā)明內(nèi)容】

本發(fā)明所要解決的技術(shù)問題是，提供一種半導(dǎo)體芯片保護(hù)結(jié)構(gòu)以及半導(dǎo)體芯片，在半導(dǎo)體芯片切割過程中，所提供的半導(dǎo)體芯片保護(hù)結(jié)構(gòu)可以降低劃片過程對(duì)芯片內(nèi)部功能器件區(qū)域造成的損傷，達(dá)到提高芯片制造成品率的目的。

為了解決上述問題，本發(fā)明提供了一種半導(dǎo)體芯片保護(hù)結(jié)構(gòu)，包括芯片保護(hù)環(huán)，所述芯片保護(hù)環(huán)形成于覆蓋在半導(dǎo)體襯底表面的金屬與介電層的疊層中，圍繞被保護(hù)的芯片功能器件區(qū)域；所述半導(dǎo)體芯片保護(hù)結(jié)構(gòu)還包括隔離槽，所述隔離槽亦設(shè)置于金屬與介電層的疊層中，且圍繞被保護(hù)的芯片功能器件區(qū)域。

作為可選的技術(shù)方案，所述半導(dǎo)體芯片保護(hù)結(jié)構(gòu)包括一個(gè)隔離槽，布置于芯片保護(hù)環(huán)與芯片功能器件區(qū)域之間。

作為可選的技術(shù)方案，所述半導(dǎo)體芯片保護(hù)結(jié)構(gòu)包括一個(gè)隔離槽，布置于芯片保護(hù)環(huán)的外側(cè)。

作為可選的技術(shù)方案，所述半導(dǎo)體芯片保護(hù)結(jié)構(gòu)包括兩個(gè)以上的隔離槽，其中一個(gè)以上的隔離槽布置于芯片保護(hù)環(huán)的外側(cè)。

作為可選的技術(shù)方案，所述隔離槽深度大于半導(dǎo)體襯底表面金屬與介電層的疊層厚度的三分之二。

一種半導(dǎo)體芯片，所述半導(dǎo)體芯片的表面被劃分為芯片保護(hù)結(jié)構(gòu)區(qū)域、芯片切割區(qū)域以及芯片功能器件區(qū)域；所述芯片保護(hù)結(jié)構(gòu)區(qū)域環(huán)繞芯片功能器件區(qū)域設(shè)置，用于緩沖切割芯片時(shí)產(chǎn)生的應(yīng)力；所述芯片切割區(qū)域包括多個(gè)相互平行的橫向切割帶以及與橫向切割帶垂直的多個(gè)縱向切割帶，所述橫向和縱向切割帶設(shè)置于所述芯片保護(hù)結(jié)構(gòu)區(qū)域的外側(cè)；所述芯片保護(hù)結(jié)構(gòu)區(qū)域包括芯片保護(hù)環(huán)，所述芯片保護(hù)環(huán)形成于覆蓋在半導(dǎo)體襯底表面的金屬與介電層的疊層中，圍繞被保護(hù)的芯片功能器件區(qū)域設(shè)置，所述芯片保護(hù)結(jié)構(gòu)區(qū)域還包括隔離槽，所述隔離槽亦設(shè)置于金屬與介電層的疊層中，且圍繞被保護(hù)的芯片功能器件區(qū)域。

作為可選的技術(shù)方案，所述芯片保護(hù)結(jié)構(gòu)區(qū)域包括一個(gè)隔離槽，布置于芯片保護(hù)環(huán)與芯片功能器件區(qū)域之間。

作為可選的技術(shù)方案，所述芯片保護(hù)結(jié)構(gòu)區(qū)域包括一個(gè)隔離槽，布置于芯片保護(hù)環(huán)與芯片切割區(qū)域之間。

作為可選的技術(shù)方案，所述芯片保護(hù)結(jié)構(gòu)區(qū)域包括兩個(gè)以上的隔離槽，其中一個(gè)以上的隔離槽布置于芯片保護(hù)環(huán)與芯片功能器件區(qū)域之間。