[發明專利]MOS晶體管及其制作方法有效
| 申請號: | 200810202960.0 | 申請日: | 2008-11-18 |
| 公開(公告)號: | CN101740513A | 公開(公告)日: | 2010-06-16 |
| 發明(設計)人: | 趙猛 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/8234 | 分類號: | H01L21/8234;H01L21/336;H01L27/04;H01L29/78 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 李麗 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | mos 晶體管 及其 制作方法 | ||
技術領域
本發明涉及半導體技術領域,特別涉及MOS晶體管及其制作方法。
背景技術
隨著晶體管柵極長度的持續縮小,氧化增強擴散(Oxidation-EnhancedDiffusion,OED)成為影響硼離子和磷離子擴散的關鍵因素,由于OED效應,造成了瞬態增強擴散效應(TED),而瞬態增強擴散效應不僅造成晶體管的短溝道效應,而且影響晶體管溝道遷移率、結電容以及結漏電流。
現有技術公開了一種利用注入碳基團(carbon?cluster)形成淺結以控制晶體管的源、漏極內的硼離子的擴散,通過高劑量的注入碳基團以在硅襯底內形成應力,具體內容下面參照圖1至2加以詳細說明。
圖1為現有技術的在形成CMOS器件中注入有碳離子基團的剖面結構示意圖,包括:位于半導體襯底中的n阱81和P阱82;位于半導體襯底中的隔離結構85;位于半導體襯底上的柵介質層84以及柵電極83,另外,光刻膠掩模層86形成于PMOS區域。
首先,碳離子基團88注入在未掩膜的區域,該注入區域將成為nMOS的漏極延伸區,注入深度通常為20~50nm或者更低,所述注入的碳離子的劑量范圍為3E14至2E15cm-2,該劑量將使注入區非晶化,并且將碳摻入硅。
接著,參照圖2,給出形成n溝道漏極延伸區89的剖面結構示意圖,通過注入n型基團88形成。
隨后的工藝還包括在nMOS區域形成光刻膠掩膜層、在pMOS區域注入p型基團形成pMOS晶體管的漏極延伸區、以及分別形成nMOS晶體管的源/漏極和pMOS晶體管的源/漏極,在此不加詳細敘述。
在申請號為US11/634565的美國專利申請中還可以發現更多與上述技術方案相關的信息。
在上述技術方案中,通過在形成nMOS晶體管的源/漏極延伸區之前注入碳離子以抑制源/漏極延伸區注入的P原子或者As原子的擴散,其基本原理是:由于在多晶硅柵氧化及源/漏區離子注入工藝中會產生間隙式缺陷,而注入的碳離子可以吸附這些間隙式缺陷,這樣達到了抑制TED目的。在現有的形成MOS晶體管工藝中,通常需要在溝道內注入離子以調節晶體管的閾值電壓,該注入的離子對于nMOS晶體管通常為硼離子,對于pMOS晶體管通常為磷離子,上述技術方案中的碳離子注入的步驟未能起到抑制上述溝道注入和柵氧化層生長以形成柵介質層等源/漏極延伸區形成前工藝所導致的缺陷的問題,由于這些缺陷的存在以及隨后的低溫工藝過程,會導致溝道區雜質的增強擴散,影響晶體管的閾值電壓的控制和匹配。
發明內容
本發明解決的問題是提供一種MOS晶體管及其制作方法,以抑制氧化增強擴散引起的瞬態增強擴散效應。
為解決上述問題,本發明提供了一種MOS晶體管的制作方法,包括:提供半導體襯底,所述半導體襯底內形成有隔離結構,所述隔離結構將半導體襯底分為待形成MOS晶體管的不同有源區,所述有源區包括MOS晶體管的溝道區域;在半導體襯底的有源區內引入第一離子,形成隔離阱;在半導體襯底的有源區內引入第二離子,以調整待形成的MOS晶體管的閾值電壓;還包括:在MOS晶體管的溝道區域內引入碳離子。
所述引入碳離子步驟在引入第一離子步驟之后進行。
所述引入碳離子通過離子注入進行。
所述注入碳離子深度范圍為5nm至50nm。
所述注入碳離子的能量范圍為低于20KeV,所述注入碳離子的劑量范圍為1E12至5E14cm-2,角度范圍為0至9°。
所述注入碳離子的能量范圍為低于20KeV,所述注入碳離子的劑量范圍為1E14至5E14cm-2,角度范圍為0至9°。
在注入碳離子之后還包括退火步驟。
所述退火溫度范圍為800至1000℃,退火時間為5至20min,氣氛為惰性氣體或者N2。
相應地,本發明還提供一種MOS晶體管,包括:半導體襯底,所述半導體襯底內形成有隔離結構,所述隔離結構將半導體襯底分為待形成MOS晶體管的不同有源區,所述有源區包括MOS晶體管的溝道區域;隔離阱,位于半導體襯底的有源區內,所述隔離阱內引入有第一離子;第二離子區,位于半導體襯底的有源區內,用于調整待形成的MOS晶體管的閾值電壓;還包括:碳離子區,位于MOS晶體管的溝道區域內。
所述碳離子區在引入第一離子形成隔離阱之后形成。
所述碳離子區通過離子注入形成。
所述形成碳離子區的注入碳離子的深度范圍為5nm至50nm。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810202960.0/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





