[發明專利]并行輸入串行輸出的轉換電路

有效

• 申請號: 200810202829.4
• 申請日: 2008-11-17
• 公開（公告）號: CN101741393A
• 公開（公告）日: 2010-06-16
• 發明（設計）人: 喻騫宇;楊家奇;鄧志兵
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H03M9/00
• 分類號: H03M9/00;H03K19/0944
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李麗

1.一種并行輸入串行輸出的轉換電路，包括：

多個切換單元，所述切換單元包括電流型邏輯電路，所述電流型邏輯電 路包括：第一晶體管、第二晶體管及第三晶體管的第一串聯晶體管組，其中， 第一晶體管的控制端用于接收第一時鐘信號，第二晶體管的控制端用于接收 第二時鐘信號，第三晶體管的控制端用于接收并行數據的其中一個數據位；

第四晶體管、第五晶體管及第六晶體管的第二串聯晶體管組，其中，第 四晶體管的控制端用于接收第一時鐘信號，第五晶體管的控制端用于接收第 二時鐘信號，第六晶體管的控制端用于接收并行數據的其中一個數據位的邏 輯補值；

第一上拉器件，連接于所述電壓輸出單元與第一晶體管之間；

第二上拉器件，連接于所述電壓輸出單元與第四晶體管之間；

其中，第三晶體管與第六晶體管連接到公共接合點；第一上拉器件與第 一晶體管的接合點為第二輸出端；第二上拉器件與第四晶體管的接合點為第 一輸出端，所述第一輸出端的輸出信號與第二輸出端的輸出信號互為邏輯補 值；

其中每一個切換單元在工作時接收第一時鐘信號與第二時鐘信號，所述 第一、第二時鐘信號的頻率相同；每一個切換單元中的第一時鐘信號與第二 時鐘信號之間具有相移量，多個切換單元中相鄰二個切換單元的第一時鐘信 號之間具有相位差；

所述多個切換單元根據所述相位差依序接收并行數據中的數據位，其中， 每一個切換單元在對應于所述相移量的時間窗口內接收對應的一個數據位；

電壓輸出單元，用于為所述多個切換單元提供工作電壓。

2.根據權利要求1所述的并行輸入串行輸出的轉換電路，其特征在于，進 一步包括與所述多個切換單元分別連接的共用電流源。

3.根據權利要求1所述的并行輸入串行輸出的轉換電路，其特征在于，所 述電流型邏輯電路中的第一、第二、第三、第四、第五、第六晶體管為場效 應管，所述控制端為場效應管的柵極。

4.根據權利要求1所述的并行輸入串行輸出的轉換電路，其特征在于，所 述多個切換單元中相鄰二切換單元的二個第一時鐘信號之間的相位差為：

Δt=TN]]>

其中，Δt為所述相位差，T為所述并行數據中系統時鐘的周期，N為所述 并行數據中的數據位數。

5.根據權利要求1所述的并行輸入串行輸出的轉換電路，其特征在于，所 述相移量為：

Ps=b*Δt=(N/2+1)*TN]]>

其中，Ps為所述相移量，b為相鄰時鐘信號的次序差量，Δt為所述相位 差，T為所述并行數據中系統時鐘的周期，N為所述并行數據中的數據位數。

6.根據權利要求1所述的并行輸入串行輸出的轉換電路，其特征在于，所 述時間窗口為：

ΔTw=TN]]>

其中，ΔT_w為所述時間窗口，T為所述并行數據中系統時鐘的周期，N為 所述并行數據中的數據位數。