[發明專利]并行輸入串行輸出的轉換電路

有效

• 申請號: 200810202829.4
• 申請日: 2008-11-17
• 公開（公告）號: CN101741393A
• 公開（公告）日: 2010-06-16
• 發明（設計）人: 喻騫宇;楊家奇;鄧志兵
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H03M9/00
• 分類號: H03M9/00;H03K19/0944
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李麗

技術領域

本發明涉及一種并行輸入串行輸出的轉換電路。

背景技術

為了經過串行接口傳輸并行數據，并行輸入串行輸出轉換電路必不可少。 圖1為常規并行輸入串行輸出轉換電路結構的電路圖。如圖1所示，常規并行 輸入串行輸出轉換電路包括數據轉換電路10和鎖相環電路12。鎖相環電路12 乘上要被乘的輸入源時鐘的頻率，因此產生用于數據轉換的倍乘時鐘。數據 轉換電路10與并行時鐘(并行傳輸時鐘)同步地接收并行數據，響應由鎖相 環電路12提供的倍乘時鐘將輸入并行數據轉換成串行數據，并且與串行時鐘 (串行傳輸時鐘)同步地輸出串行數據。在常規的并行輸入串行輸出轉換電 路中，即使當要傳輸的并行數據沒有輸入時，鎖相環電路也保持工作。換句 話說，即使當提供的將倍乘的源時鐘被中止時，鎖相環電路也在按自由振蕩 頻率保持振蕩。因此，即使當要傳輸的并行數據不再輸入時，鎖相環電路也 在消耗大約幾百微安的電流。

專利號為6,771,194的美國專利文件公開了一種“并行輸入串行輸出的轉 換裝置及其方法”，其提供了一種并行輸入串行輸出的轉換裝置，如圖2所示， 包括有多個電流源10、12、14、16，多個選擇裝置18、20、22、24，電流導 引裝置26，以及電壓輸出裝置28。其中，電流源10、12、14、16與選擇裝置 18、20、22、24的數量是對應于并行數據中被轉換為串行數據的數據位數。 上述專利文件中，每一次只允許并行數據中的一位數據位被執行轉換，故通 過各個選擇裝置18、20、22、24上的時鐘信號ck₁、ck₂、ck₃及ck₄鑒別出哪一 個選擇裝置18、20、22、24處于工作狀態(執行數據位的轉換)，假設選擇 裝置18處于工作狀態，則提供第一電流I₀至選擇裝置18及其對應的電流源10， 而對其他選擇裝置20、20及22，則不提供電流。另外，提供第二電流(n-1)*I₀至電流導引裝置26并由其將第二電流(n-1)*I₀進行分流后分別導引至選擇裝 置20、20及22。這樣，就使得所有的多個尾電流只使用n*I₀的電流，大大減 少了電流消耗。但，上述專利文件中，與選擇裝置對應的時鐘信號的頻率為 最高頻率，即若所述并行數據的時鐘頻率為f₀，數據位數為n，則與選擇裝 置對應的時鐘信號的頻率為f＝n*f₀，假設并行數據的時鐘頻率為100MHz， 數據位數為10，則與選擇裝置對應的時鐘信號的頻率為100MHz*10＝1GHz。 要得到如此高的頻率，難度較大，對系統的要求較高，需要增加頻率倍乘的 器件，增加了系統的復雜度。另外，相對上述專利技術在低頻環境下，因信 號切換時，可以使得系統能在部分時間內電流損耗較低，從而獲得降低功耗 的效果，然而在高頻環境下工作時，由于信號切換頻繁，系統在電流較低下 工作的時間極短，該部分可以忽略并將系統看作基本一直處于工作中，如此， 降低功耗的效果并不明顯。

另外，專利號為6,741,193的美國專利文件公開了一種“具有在多時鐘頻 率觸發鎖存的并行輸入串行輸出電路”，其主要是通過分頻的方式，在本實 施例中是將400MHz分頻為50MHz、100MHz、200MHz及400MHz，并結合在 不同頻率下工作的多組觸發鎖存，可將并行數據中的數據位轉換為對應的串 行數據。在上述專利文件中，需要將最高頻率進行分頻，并提供在不同的分 頻下工作的觸發鎖存，若數據位越多，分頻的次數也越多，所需的觸發鎖存 器件也響應增多。易增加系統的復雜度，且不能確保能獲取準確的分頻，以 及在分頻時增加功率消耗。

發明內容

本發明提供一種并行輸入串行輸出的轉換電路，降低時鐘頻率，降低系 統的復雜度及其功率損耗。

本發明提供一種并行輸入串行輸出的轉換電路，包括：多個切換單元， 其中每一個切換單元在工作時接收第一時鐘信號與第二時鐘信號，所述第一、 第二時鐘信號的頻率相同；每一個切換單元中的第一時鐘信號與第二時鐘信 號之間具有相移量，多個切換單元中相鄰二個切換單元的第一時鐘信號之間 具有相位差；所述多個切換單元根據所述相位差依序接收并行數據中的數據 位，其中，每一個切換單元在對應于所述相移量的時間窗口內接收對應的一 個數據位；電壓輸出單元，用于為所述多個切換單元提供工作電壓。