[發明專利]半導體器件的測試圖案及其制造方法無效
| 申請號: | 200810178679.8 | 申請日: | 2008-11-27 |
| 公開(公告)號: | CN101465338A | 公開(公告)日: | 2009-06-24 |
| 發明(設計)人: | 樸亨振 | 申請(專利權)人: | 東部高科股份有限公司 |
| 主分類號: | H01L23/544 | 分類號: | H01L23/544;H01L21/00 |
| 代理公司: | 隆天國際知識產權代理有限公司 | 代理人: | 鄭小軍;馮志云 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 測試 圖案 及其 制造 方法 | ||
技術領域
本發明提供了一種半導體器件的測試圖案及其制造方法。
背景技術
隨著所制造的半導體器件的尺寸越來越小,產生了多種寄生效應。這些寄生效應成為半導體制造工藝中所要考慮的一些主要參數。
同時,有源區的柵電極和隔離層之間的距離仍然是晶體管中的重要參數。當距離減小時,由于有源區和隔離層的材料不同而造成的壓力增加,會導致溝道中的電子遷移率改變。
圖1是示出了用于檢測晶體管特性的傳統測試圖案的剖視圖。
參見圖1,隔離層10形成在半導體襯底100上,以限定有源區。柵電極20形成在有源區上,并且源極/漏極區30形成在柵電極20的兩側。
層間介電層50形成在包括柵電極20的半導體襯底100上,并且穿過該層間介電層50形成接觸塞40,以使該接觸塞40電連接至源極/漏極區30。接觸塞40與金屬互連件60電連接。
對如圖1所示的測試圖案進行設計,使得柵電極20和隔離層10之間的距離縮短,從而可以校驗晶體管的各種特性,所述特性包括因有源區和隔離層10的材料不同而產生的壓力。
然而,在傳統的測試圖案中,由于接觸塞40被設置在柵電極20和隔離層10之間,因此柵電極20和隔離層10之間的距離不能小于接觸塞40的尺寸。
因此,不能根據柵電極20和隔離層10之間的距離變化而校驗某些特性。
發明內容
本發明的實施例提供了一種半導體器件的測試圖案及其制造方法。當柵電極和隔離層之間的距離較短時,測試圖案可以用于校驗晶體管的特性。
在一個實施例中,半導體器件的測試圖案可以包括:隔離層,位于半導體襯底上,以限定有源區;柵電極,位于該有源區上;以及源極/漏極區,位于該有源區的第一區處,并且該第一區位于該柵電極和該隔離層之間,該有源區的第三區與該柵電極間隔開,使得部分該隔離層位于該第三區和該柵電極之間,該有源區的第二區將該第一與該第三區電連接。
在另一個實施例中,一種半導體器件的測試圖案的制造方法可以包括如下步驟:在半導體襯底上形成隔離層,以限定有源區;在該有源區上形成柵電極;以及在位于該有源區的第一區處的有源區上形成源極/漏極區,并且該第一區位于該柵電極和該隔離層之間,該有源區的第三區與該柵電極間隔開,使得部分該隔離層位于該第三區和該柵電極之間,該有源區的第二區將該第一區與該第三區電連接。
通過本發明提供的半導體器件的測試圖案可以根據柵電極和隔離層之間的距離變化來校驗晶體管的特性。
附圖說明
圖1是示出了用于檢測晶體管特性的傳統測試圖案的剖視圖。
圖2是根據本發明實施例的半導體器件的測試圖案的平面圖。
圖3是根據本發明實施例的半導體器件的測試圖案的剖視圖。
圖4至圖6是示出了根據本發明實施例的半導體器件的測試圖案的制造方法的剖視圖。
具體實施方式
在下文中,將參考隨附附圖詳細描述根據本發明實施例的半導體器件的測試圖案及其制造方法。
當此處使用術語“上”或“上方”或“其上”時,如涉及層、區域、圖案或者結構,應理解為所述的層、區域、圖案或者結構可以直接位于另一層或結構上,或者也可以存在中間的層、區域、圖案、或者結構。當此處使用術語“下”或“下方”時,如涉及層、區域、圖案或者結構,應理解為所述的層、區域、圖案或者結構可以直接位于另一層或結構下方,或者也可以存在中間的層、區域,圖案,或結構。
圖2是根據本發明實施例的半導體器件的測試圖案的平面圖,并且圖3是半導體器件的測試圖案的剖視圖。
參見圖2和圖3,半導體器件的測試圖案可以包括隔離層10和柵電極20,其中該隔離層10形成在半導體襯底100上以限定有源區,以及柵電極20位于有源區中。柵電極可以包括柵極絕緣層和側壁間隔件(spacer)。
源極/漏極區30可以形成在柵電極20的兩側。
源極/漏極區30可以被設置在柵電極20和隔離層10之間的第一區31處,第三區33與柵電極20間隔開,并且第二區32將第一區31與第三區33連接。
當柵電極20和隔離層10之間的距離較短時,第一區31可用于校驗晶體管的特性,并且第三區33可以提供用于形成接觸塞40的區域。第二區32可以將第一區31與第三區33電連接。
在根據實施例的半導體襯底的測試圖案中,可以將其中形成有接觸塞40的源極/漏極區30的第三區33設置成與柵電極20間隔開,使得部分隔離層10位于柵電極20和第三區33之間。因此,可以縮短柵電極20和隔離層10之間的距離。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于東部高科股份有限公司,未經東部高科股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810178679.8/2.html,轉載請聲明來源鉆瓜專利網。





