[發(fā)明專利]半導(dǎo)體器件的測試圖樣及其制造方法

無效

• 申請?zhí)枺?/td>: 200810178477.3
• 申請日: 2008-12-01
• 公開（公告）號: CN101471239A
• 公開（公告）日: 2009-07-01
• 發(fā)明（設(shè)計(jì)）人: 樸燦滸
• 申請（專利權(quán)）人: 東部高科股份有限公司
• 主分類號: H01L21/00
• 分類號: H01L21/00;H01L23/544
• 代理公司: 北京康信知識產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 李丙林;張 英

1.一種制造用于半導(dǎo)體器件的測試圖樣的方法，所述方法包括以下步驟：

在半導(dǎo)體襯底上形成槽掩膜圖樣，所述槽掩膜圖樣包括被圖樣化成梳狀的多個槽線；

刻蝕由所述槽掩膜圖樣暴露的部分所述半導(dǎo)體襯底以形成溝槽；

用絕緣材料來間隙填充所述溝槽以形成場隔離物；

平坦化所述半導(dǎo)體襯底，其中所述半導(dǎo)體襯底具有形成在其上的所述場隔離物；以及

在所述平坦化的半導(dǎo)體襯底上形成多晶硅梳狀圖樣，

其中，所述槽線布置在所述多晶硅梳狀圖樣的線之間。

2.根據(jù)權(quán)利要求1所述的方法，其中，所述槽掩膜圖樣是通過在所述半導(dǎo)體襯底之上形成并圖樣化硬質(zhì)掩蔽絕緣膜而獲得的硬質(zhì)掩膜型圖樣。

3.一種用于半導(dǎo)體器件的測試圖樣，包括：

半導(dǎo)體襯底；

多晶硅梳狀圖樣，所述多晶硅梳狀圖樣包括多個多電極線以及用于連接所述多電極線的電源線，所述多個多電極線被圖樣化成梳狀以用來與所述半導(dǎo)體襯底形成電容器；

場隔離物，形成在所述半導(dǎo)體襯底與所述多電極線之間；以及

多個槽線，在所述多電極線之間被圖樣化成梳狀。

4.根據(jù)權(quán)利要求3所述的測試圖樣，制造所述多電極線以使所述多電極線具有相同的間距但具有不同的寬度。

5.一種制造用于半導(dǎo)體器件的測試圖樣的方法，所述方法包括以下步驟：

在金屬膜上形成槽掩膜圖樣，所述槽掩膜圖樣包括被圖樣化成梳狀的多個槽線；

刻蝕由所述槽掩膜圖樣暴露的部分所述金屬膜以形成溝槽；

形成場隔離物；

平坦化所述金屬膜，其中所述金屬膜具有形成在其上的所述場隔離物；以及

在所述平坦化的金屬膜上形成多晶硅梳狀圖樣，

其中，所述槽線布置在所述多晶硅梳狀圖樣的線之間。

6.根據(jù)權(quán)利要求5所述的方法，其中，所述槽掩膜圖樣是通過在所述金屬膜之上形成并圖樣化硬質(zhì)掩蔽絕緣膜而獲得的硬質(zhì)掩膜型圖樣。

7.一種用于半導(dǎo)體器件的測試圖樣，包括：

金屬膜；

多晶硅梳狀圖樣，所述多晶硅梳狀圖樣包括多個多電極線以及用于連接所述多電極線的電源線，所述多個多電極線被圖樣化成梳狀以用來與所述金屬膜形成電容器；

場隔離物，形成在所述金屬膜與所述多電極線之間；以及

多個槽線，在所述多電極線之間被圖樣化成梳狀。

8.根據(jù)權(quán)利要求7所述的測試圖樣，以所述多電極線具有相同間距但是具有不同寬度的方式來制造所述多電極線。