[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其形成方法

有效

• 申請?zhí)枺?/td>: 200810175129.0
• 申請日: 2008-10-30
• 公開（公告）號: CN101577278A
• 公開（公告）日: 2009-11-11
• 發(fā)明（設(shè)計）人: 張正宏;余振華;葉震南
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/085
• 分類號: H01L27/085;H01L27/088;H01L21/8232;H01L21/8234
• 代理公司: 隆天國際知識產(chǎn)權(quán)代理有限公司
• 代理人: 陳 晨;張浴月

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體元件，且尤其涉及一種鰭式場效應(yīng)晶體管(Finfield-effect?transistor；FinFET)結(jié)構(gòu)及其制法。

背景技術(shù)

為了配合集成電路持續(xù)的微縮化，業(yè)界發(fā)展出所謂的鰭式場效應(yīng)晶體管(FinFET)以獲得更高的驅(qū)動電流與更小的尺寸。圖1與圖2顯示傳統(tǒng)鰭式場效應(yīng)晶體管的立體圖。鰭狀物4為從襯底2延伸而上的垂直硅鰭，用來形成源極/漏極區(qū)6與兩者之間的溝道區(qū)(未顯示)。垂直柵極8與鰭狀物4的交叉處具有溝道區(qū)。雖然圖1與圖2未顯示，但實際上在溝道區(qū)與垂直柵極8之間尚包括一柵極介電層。鰭狀物4的兩端經(jīng)過源極/漏極摻雜后具有導(dǎo)電性。

圖1所示的結(jié)構(gòu)為絕緣層上覆硅(Silicon?on?Insulator，SOI)的鰭式場效應(yīng)晶體管，所使用的SOI襯底包括半導(dǎo)體襯底2、氧化埋層10、以及一覆硅層。此覆硅層經(jīng)過圖案化后形成鰭狀物4，之后便在鰭狀物4上制作鰭式場效應(yīng)晶體管。雖然SOI鰭式場效應(yīng)晶體管具有優(yōu)異的電性，但制作成本較高。

圖1所示的結(jié)構(gòu)為塊材(bulk)鰭式場效應(yīng)晶體管，所使用的襯底為硅襯底塊材(bulk?silicon?substrate)。塊材鰭式場效應(yīng)晶體管的制作成本低于SOI鰭式場效應(yīng)晶體管。然而擊穿電流(漏電流)可能出現(xiàn)在柵極8無法控制的區(qū)域，如圖3的區(qū)域12所示，其中圖3為圖2中沿A-A’剖線所形成的剖面圖。傳統(tǒng)上，為了降低擊穿電流(punch?through?current)，是以高能量對區(qū)域12進(jìn)行高濃度的摻雜，例如10¹⁹/cm³，其中摻雜物的導(dǎo)電形態(tài)與源極/漏極區(qū)的導(dǎo)電形態(tài)相反。上述摻雜步驟是在鰭狀物4形成后、柵極8形成前進(jìn)行，因此整個鰭狀物4都會被摻雜。雖然該方法此用高摻雜濃度可以降低擊穿電流，但卻導(dǎo)致載流子遷移率(carrier?mobility)的下降。此外，該結(jié)構(gòu)的鰭狀物高度會受到STI上表面的位置影響，但此位置會隨著后續(xù)制造工藝的數(shù)次清洗步驟而有各種差異。因此鰭狀物的高度差非常大，最后造成元件性能的差異。

圖4～圖6顯示另一種公知的鰭式場效應(yīng)晶體管。在圖4中，氮化條(nitridestrip)18形成在硅襯底16上，用來凹蝕(recessing)硅襯底16以形成鰭狀物20。在圖5中，形成氮化間隙壁24以覆蓋鰭狀物20的側(cè)壁。之后，進(jìn)行氧化以形成場氧化物26，如圖6所示。鰭狀物20的頂部在氧化時被保護(hù)住，且借助場氧化物26與硅襯底16電性隔離。形成在鰭狀物20上的鰭式場效應(yīng)晶體管沒有擊穿電流的問題，這點與SOI鰭式場效應(yīng)晶體管類似。此外，盡管場氧化物26的上表面可能會因為后續(xù)制造工藝而降低，鰭狀物20的高度并不會受到后續(xù)制造工藝的影響。然而，形成在同一半導(dǎo)體芯片上的平面式晶體管(planar?transistor)卻沒有良好的隔離性能。

因此，業(yè)界急需一種鰭式場效應(yīng)晶體管的結(jié)構(gòu)與制作方法，其除了具有高驅(qū)動電流的優(yōu)點外，同時又能克服公知技術(shù)的缺點。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法，以改善公知技術(shù)的缺點。

本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，包括：一半導(dǎo)體襯底；一平面晶體管，位于該半導(dǎo)體襯底的第一部分，其中該半導(dǎo)體襯底的第一部分具有第一上表面；一多柵晶體管，位于該半導(dǎo)體襯底的第二部分，其中該半導(dǎo)體襯底的第二部分從該第一上表面凹入，以形成該多柵晶體管的鰭狀物，且該鰭狀物借助一絕緣物與該半導(dǎo)體襯底電性隔離。

本發(fā)明又提供一種半導(dǎo)體結(jié)構(gòu)，包括：一半導(dǎo)體襯底，其包含一塊材部分；一半導(dǎo)體鰭狀物位于該塊材部分上。該半導(dǎo)體鰭狀物具有第一寬度，且與該半導(dǎo)體襯底為相同材料。該半導(dǎo)體結(jié)構(gòu)還包括一絕緣物將該半導(dǎo)體鰭狀物分成電性隔離的頂部與底部，其中該底部與該半導(dǎo)體襯底實體連接。

本發(fā)明還提供一種半導(dǎo)體結(jié)構(gòu)，包括：一半導(dǎo)體襯底；一隔離區(qū)，位于該半導(dǎo)體襯底上且具有一下表面，其中該隔離區(qū)包括第一部分與第二部分，其中第二部分的第二上表面低于第一部分的第一上表面；一第一有源區(qū)，鄰接該隔離區(qū)的第一部分，其中該第一有源區(qū)的上表面大抵與該第一上表面齊平；一第二有源區(qū)，鄰接該隔離區(qū)的第二部分，其中該第二有源區(qū)的上表面高于該第二上表面；一絕緣物，將該第二有源區(qū)隔成電性隔離的頂部與底部；一平面晶體管，位于該第一有源區(qū)；以及一多柵晶體管，以該第二有源區(qū)的頂部作為源極/漏極區(qū)與溝道區(qū)。